半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-008779
公開番号（公開出願番号）：特開2005-203584
出願日： 2004年01月16日
公開日（公表日）： 2005年07月28日
要約：

【課題】半導体装置の電圧変換効率を向上させる。【解決手段】ハイサイドスイッチ用のパワーMOS・FETQ1とローサイドスイッチ用のパワーMOS・FETQ2とが直列に接続された回路を有する非絶縁型DC-DCコンバータにおいて、ハイサイドスイッチ用のパワーMOS・FETQ1と、パワーMOS・FETQ1,Q2を駆動するためのドライバ回路3a,3bとを同一の半導体チップ5aに形成し、ローサイドスイッチ用のパワーMOS・FETQ2を別の半導体チップ5bに形成し、これら2つの半導体チップ5a,5bを同一のパッケージ6a内に封止した。【選択図】図8

請求項（抜粋）：

樹脂封止体と、前記樹脂封止体の外部に露出し、かつ、第1の電源電位を供給する第1の電源端子と、前記樹脂封止体の外部に露出し、かつ、前記第1の電源電位より低い第2の電源電位を供給する第2の電源端子と、前記樹脂封止体の外部に露出し、かつ、制御信号を供給する制御端子と、前記樹脂封止体の外部に露出する出力端子と、前記第1の電源端子と前記出力端子との間にソース・ドレイン経路が直列接続された第1電界効果トランジスタと、前記出力端子と前記第2の電源端子との間にソース・ドレイン経路が直列接続された第2電界効果トランジスタと、前記制御端子に接続され、かつ、前記制御信号によって前記第1電界効果トランジスタのゲート電極を制御する第1の制御回路と、前記制御端子に接続され、かつ、前記制御信号によって前記第2電界効果トランジスタのゲート電極を制御する第2の制御回路とを有し、前記第1電界効果トランジスタ及び前記第1の制御回路が第1の半導体チップにより形成され、前記第2電界効果トランジスタが前記第1の半導体チップと異なる第2半導体チップにより形成され、前記第1及び第2の半導体チップは、前記樹脂封止体内に封止されていることを特徴とする半導体装置。

IPC (3件)：

H01L21/822 , H01L27/04 , H02M3/155

FI (3件)：

H01L27/04 B , H02M3/155 S , H01L27/04 A

Fターム (11件)：

5F038BB04 , 5F038CA03 , 5F038DF02 , 5F038EZ20 , 5H730AA14 , 5H730AS01 , 5H730BB13 , 5H730DD04 , 5H730DD12 , 5H730FG05 , 5H730ZZ13

引用特許：

出願人引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願2001-007191 出願人：株式会社日立製作所
DC-DCコンバータ
公報種別：公開公報出願番号：特願平11-194339 出願人：富士電機株式会社

審査官引用 (2件)

電力用半導体装置
公報種別：公開公報出願番号：特願2001-167561 出願人：株式会社日立製作所
半導体装置
公報種別：公開公報出願番号：特願2001-007191 出願人：株式会社日立製作所

前のページに戻る