特許
J-GLOBAL ID：200903015032064267

半導体レーザの製造方法

発明者：
奥貫 雄一郎

奥貫 雄一郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-239113
公開番号（公開出願番号）：特開2001-068781
出願日： 1999年08月26日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】 分布帰還型レーザの導波路層とn型電流ブロック層の分離を充分確保し、歩留まりと品質の向上を図る。【解決手段】 基板1面上に、n型InPクラッド層3、導波路層4、InPカバー層5からなる導波路メサを形成した後、導波路メサの直上部のみに成長阻止マスク6を形成し、p型InP電流ブロック層7、n型InP電流ブロック層8を形成する(a)。成長阻止マスク6を除去した後、湿式法にてカバー層5を除去する。このとき同時に電流ブロック層8もわずかにエッチングされるが、電流ブロック層8は十分厚いため、十分な厚さが残る。また、導波路層4はエッチングされずにそのまま残る(b)。この後、導波路メサ上に回折格子を形成する。次に、ウェハ全面にクラッド層、コンタクト層を形成する。そして、表面および裏面に金属電極等を設けることにより分布帰還型レーザを作製する。
請求項（抜粋）：
(1)第1導電型半導体基板上にストライプ状の開口部を有する第1の成長阻止マスクを形成する工程と、(2)前記成長阻止マスクの開口部に第1導電型のクラッド層、導波路層およびカバー層をこの順に形成する工程と、(3)前記第1の成長阻止マスクを除去し、前記カバー層上に第2の成長阻止マスクを形成する工程と、(4)前記第2の成長阻止マスクをマスクとして前記第1導電型のクラッド層、導波路層およびカバー層の両側に電流ブロック層を形成する工程と、(5)前記第2の成長阻止マスクと前記カバー層をこの順に除去する工程と、(6)前記導波路層および前記電流ブロック層の上に第2導電型のクラッド層およびコンタクト層をこの順に形成する工程と、を有することを特徴とする半導体レーザの製造方法。
IPC (2件)：
H01S 5/12 ,  H01S 5/227
FI (2件)：
H01S 5/12 ,  H01S 5/227
Fターム (8件)：
5F073AA65 ,  5F073AA74 ,  5F073BA01 ,  5F073CA12 ,  5F073CB02 ,  5F073DA05 ,  5F073DA22 ,  5F073EA29
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM