特許
J-GLOBAL ID：200903031886369032
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-058021
公開番号（公開出願番号）：特開2004-273486
出願日： 2003年03月05日
公開日（公表日）： 2004年09月30日
要約：
【課題】窒化物半導体から形成されるヘテロ接合電界効果型トランジスタにおいて、論理回路やパワーデバイスに適用することができるように、しきい値が正となる半導体装置およびその製造方法を提供する。【解決手段】基板1上に形成された窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタであって、基板の上に位置するチャネル層3と、チャネル層に接してそのチャネル層上に位置するバリア8層と、バリア層の上に位置するゲート電極5とを備え、少なくともゲート電極下の、そのゲート電極とチャネル層との間に、p型不純物を含む半導体であるp型半導体層7が位置する。【選択図】 図1
請求項（抜粋）：
基板上に形成された窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、
前記基板の上に位置するチャネル層と、
前記チャネル層に接してそのチャネル層上に位置するバリア層と、
前記バリア層の上に位置するゲート電極とを備え、
前記ゲート電極に電位を印加しないとき、前記チャネル層のフェルミレベルを前記ゲート電極の電位以下とするノーマリオフ手段を備える、半導体装置。
IPC (3件)：
H01L21/338
, H01L29/778
, H01L29/812
5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ10
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GR07
, 5F102GT01
, 5F102GT05
, 5F102GV05
, 5F102HC01
, 5F102HC07
, 5F102HC15
, 5F102HC19
