特許
J-GLOBAL ID:200903015184710407

半導体集積回路装置および記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-045571
公開番号(公開出願番号):特開平10-302492
出願日: 1998年02月26日
公開日(公表日): 1998年11月13日
要約:
【要約】【課題】 フラッシュメモリ等の半導体回路に対し、外部からの電圧よりも高電圧の電源電圧を低消費電力で供給できる半導体集積回路装置および記憶装置を提供する。【解決手段】 本発明の半導体集積回路装置は、外部電源電圧Vccextを昇圧する昇圧回路1と、昇圧電圧Vccint2の電圧変動を検知するレベル検知回路2と、昇圧電圧Vccint2に基づいて内部電圧Vccintを生成する内部電圧発生回路3と、アドレスバッファ4と、アドレスデコーダ5と、EEPROM構成のメモリセルアレイ6とを備える。レベル検知回路2は、メモリアクセス時にレベル検知を行う第1のレベル検知部と、スタンドバイ時にレベル検知を行う第2のレベル検知部とを備える。スタンドバイ時には、内部電圧発生回路3は昇圧電圧Vccint2と内部電圧Vccintとを短絡させる。第2のレベル検知部は、第1のレベル検知部よりも消費電力が少ないため、駆動電圧を低下させずにスタンドバイ時の消費意力低減が図れる。
請求項(抜粋):
外部から供給された電圧を昇圧する昇圧回路と、この昇圧回路で昇圧された昇圧電圧に応じた電圧により駆動される半導体回路とを備えた半導体集積回路装置において、第1および第2の動作状態を有し、前記半導体回路が前記第1の動作状態のときに、前記昇圧電圧の電圧変動を検知する第1のレベル検知回路と、前記第1のレベル検知回路よりも消費電力の少ない回路で構成され、前記半導体回路が前記第2の動作状態のときに、前記昇圧電圧の電圧変動を検知する第2のレベル検知回路とを備えることを特徴とする半導体集積回路装置。
IPC (2件):
G11C 16/06 ,  H02M 3/07
FI (2件):
G11C 17/00 632 A ,  H02M 3/07
引用特許:
審査官引用 (8件)
  • 半導体装置の内部電源回路
    公報種別:公開公報   出願番号:特願平6-030397   出願人:株式会社東芝
  • 集積回路用電力供給装置
    公報種別:公開公報   出願番号:特願平6-012205   出願人:日鉄セミコンダクター株式会社, ユナイテッドメモリーズインコーポレイテッド
  • 内部電源電位発生回路
    公報種別:公開公報   出願番号:特願平5-306517   出願人:三菱電機株式会社
全件表示

前のページに戻る