特許
J-GLOBAL ID：200903015275953434

半導体装置及びその製造方法

発明者：
國島 巌

國島 巌 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-125758
公開番号（公開出願番号）：特開平9-312291
出願日： 1996年05月21日
公開日（公表日）： 1997年12月02日
要約：
【要約】【課題】 本発明は、コンタクト抵抗を上昇させずに低抵抗の配線材料による埋め込み配線構造を形成でき、もって、高速動作の実現を図る。【解決手段】 各電極配線層(22,26)としては、基板(21)に略垂直な側面部と基板に略平行な側面部とが互いに異なる材質の拡散障壁層(29,30)に接しており、また、コンタクトホール24の内部が、電極配線層と同種の導電性材質(28)で埋込まれ、この埋め込まれた導電性材質と電極配線層(22)との界面に拡散障壁層が存在しない半導体装置及びその製造方法。
請求項（抜粋）：
半導体基板上に複数層の電極配線層が形成され、対応する各電極配線層が互いにコンタクトホールを介して接続された構造を有する半導体装置において、前記各電極配線層は、基板に略垂直な側面部と基板に略平行な側面部とが互いに異なる材質の拡散障壁層に接していることを特徴とする半導体装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM