特許
J-GLOBAL ID:200903015523884215

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-006049
公開番号(公開出願番号):特開2000-150522
出願日: 1998年01月12日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 エレクトロマイグレーション耐性に優れた埋め込み配線を有する信頼性の高い半導体装置を提供する。【解決手段】 半導体基板101の上に堆積された層間絶縁膜102にコンタクトホール103及び配線用凹状溝104を形成した後、コンタクトホール103及び配線用凹状溝104の壁面に拡散防止膜となるTiN/Ti膜105を形成する。TiN/Ti膜105の上にスパッタ法により、Cu-Sn合金、Cu-Mg合金又はCu-Zr合金からなる銅合金膜106を堆積した後、該銅合金膜106の上にCVD法又はメッキ法により銅膜107を堆積する。熱処理により銅合金膜106に含まれるSn、Mg又はZrを銅膜107に拡散させてCuにSn、Mg又はZrが含有されてなる銅合金膜を形成した後、該銅合金膜に対してCMP法を行なって、CuにSn、Mg又はZrが含有されてなる銅合金膜よりなるコンタクト及び埋め込み配線を同時に形成する。
請求項(抜粋):
半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、スパッタ法により、前記配線用凹部を含む前記層間絶縁膜の上に全面に亘ってCu-Sn合金である第1の金属よりなり表面が(111)面に配向している第1の金属膜を形成することにより、前記配線用凹部の壁面に前記第1の金属膜を形成する第1の金属膜形成工程と、CVD法又はメッキ法により、前記第1の金属膜の上に全面に亘ってCuからなるか又はCuを主成分とする第2の金属よりなり表面が(111)面に配向している第2の金属膜を前記配線用凹部が埋め込まれるように形成する第2の金属膜形成工程と、前記半導体基板に対して熱処理を行なって前記第1の金属膜に含まれているSnを前記第2の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第1の金属膜及び第2の金属膜を除去することにより、CuにSnが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/768
FI (3件):
H01L 21/88 M ,  H01L 21/88 R ,  H01L 21/90 C
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る