半導体装置、電子デバイス、電子機器および半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (3件)：森哲也 , 内藤嘉昭 , 崔秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-204872
公開番号（公開出願番号）：特開2005-050963
出願日： 2003年07月31日
公開日（公表日）： 2005年02月24日
要約：

【課題】端子電極下に配置された素子にかかる衝撃を低減する。【解決手段】層間絶縁層11上に形成される配線層の一部を用いて、電極パッド14下に配置された応力緩衝層12を層間絶縁層11上に形成し、層間絶縁層13上には、ゲート電極3上に配置された電極パッド14を形成する。【選択図】図1

請求項（抜粋）：

半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記配線層と同一層に形成され、前記電極パッド下に配置された応力緩和層とを備えることを特徴とする半導体装置。

IPC (2件)：

H01L21/3205 , H01L21/60

FI (2件)：

H01L21/88 T , H01L21/92 602K

Fターム (30件)：

5F033GG01 , 5F033GG02 , 5F033HH07 , 5F033HH08 , 5F033HH09 , 5F033HH13 , 5F033HH18 , 5F033HH33 , 5F033JJ19 , 5F033KK01 , 5F033KK04 , 5F033KK08 , 5F033KK09 , 5F033KK18 , 5F033KK33 , 5F033MM08 , 5F033NN06 , 5F033NN07 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033RR11 , 5F033RR21 , 5F033RR22 , 5F033RR24 , 5F033RR25 , 5F033VV01 , 5F033VV07 , 5F033XX19

引用特許：

審査官引用 (7件)

半導体集積回路
公報種別：公開公報出願番号：特願平10-110489 出願人：ローム株式会社
特開平3-001538
特開昭64-082652

全件表示

前のページに戻る