半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-129608
公開番号（公開出願番号）：特開2006-310458
出願日： 2005年04月27日
公開日（公表日）： 2006年11月09日
要約：

【課題】トランジスタが形成される半導体層の任意の位置にパンチスルーを抑制するための高濃度層を形成する。【解決手段】半導体装置の製造方法は、第1導電型の半導体基板11上にマスク層13を形成する工程と、半導体基板11をマスク層13をマスクとしてエッチングし、半導体基板11に凸状半導体層14を形成する工程と、半導体基板11上で凸状半導体層14の下部を覆うように第1絶縁層15を形成する工程と、第1絶縁層15に第1導電型の不純物を導入し、凸状半導体層14の下部に高濃度層16を形成する工程と、第1絶縁層15の表面上で凸状半導体層14の側面上にゲート絶縁膜17を形成する工程と、ゲート絶縁膜17上にゲート電極18を形成する工程とを含む。【選択図】図3

請求項（抜粋）：

第1導電型の半導体基板上にマスク層を形成する工程と、前記半導体基板を前記マスク層をマスクとしてエッチングし、前記半導体基板に凸状半導体層を形成する工程と、前記半導体基板上で前記凸状半導体層の下部を覆うように第1絶縁層を形成する工程と、前記第1絶縁層に第1導電型の不純物を導入し、前記凸状半導体層の下部に高濃度層を形成する工程と、前記第1絶縁層の表面上で前記凸状半導体層の側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/336 , H01L 29/78 , H01L 29/786

FI (4件)：

H01L29/78 301Y , H01L29/78 301X , H01L29/78 618C , H01L29/78 617N

Fターム (49件)：

5F110AA30 , 5F110CC10 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110EE22 , 5F110EE29 , 5F110EE31 , 5F110EE45 , 5F110FF02 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG32 , 5F110GG34 , 5F110GG37 , 5F110GG54 , 5F110HJ01 , 5F110HJ13 , 5F110HM02 , 5F110HM15 , 5F110QQ19 , 5F140AA00 , 5F140AA18 , 5F140AC36 , 5F140BA01 , 5F140BB05 , 5F140BB13 , 5F140BC08 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF42 , 5F140BF44 , 5F140BG09 , 5F140BG14 , 5F140BG22 , 5F140BG28 , 5F140BG38 , 5F140BG39 , 5F140BG52 , 5F140BG53 , 5F140BH05 , 5F140BH14 , 5F140BK02 , 5F140BK13 , 5F140CB04 , 5F140CE07

引用特許：

審査官引用 (4件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-246289 出願人：株式会社東芝
半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平8-049726 出願人：株式会社日立製作所
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2001-224740 出願人：株式会社東芝

全件表示

前のページに戻る