特許
J-GLOBAL ID:200903015960220857
半導体装置および半導体装置における配線方法
発明者:
出願人/特許権者:
代理人 (1件):
古谷 栄男 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-014352
公開番号(公開出願番号):特開平11-214511
出願日: 1998年01月27日
公開日(公表日): 1999年08月06日
要約:
【要約】【課題】 容易に素子分離を行なうことができる半導体装置を提供する。【解決手段】 ゲート電極42を素子形成領域32内においてのみ形成するとともに、ゲート電極42とアルミ配線48とを素子形成領域32内において接続する。したがって、当該接続部やゲート電極42の電圧によってフィールド酸化膜38の下にある半導体基板36の表面が反転することはほとんどない。また、アルミ配線48とフィールド酸化膜38との間には層間膜44があるので、アルミ配線48の電圧によってフィールド酸化膜38の下にある半導体基板36の表面が反転することもほとんどない。このため、フィールド酸化膜38の全長L1を長くしたり、フィールド酸化膜38の膜厚を増加させたり、フィールド酸化膜38の下にある半導体基板36の表面に注入するチャンネルストップイオンの濃度をより高くしたりすることなしに、素子分離を行なうことができる。
請求項(抜粋):
基部半導体層と、基部半導体層の上に形成された素子分離用絶縁膜と、素子分離用絶縁膜によって分離された素子形成領域において基部半導体層の上に形成された半導体素子であって第1の導電体層を有する半導体素子とを備えた半導体装置において、素子分離用絶縁膜および第1の導電体層の上に位置する層間絶縁膜と、層間絶縁膜の上に位置する第2の導電体層とを備え、第1の導電体層を実質的に素子形成領域内においてのみ形成するとともに、実質的に素子形成領域内においてのみ第1の導電体層と第2の導電体層とを接続したことを特徴とする半導体装置。
IPC (3件):
H01L 21/768
, H01L 21/76
, H01L 27/08 331
FI (3件):
H01L 21/90 B
, H01L 27/08 331 A
, H01L 21/76 M
引用特許:
出願人引用 (10件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平5-276537
出願人:株式会社日立製作所
-
特開平4-078171
-
半導体装置
公報種別:公開公報
出願番号:特願平4-032749
出願人:三菱電機株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-204945
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
特開昭63-009976
-
特開平3-159173
-
特開昭58-151052
-
特開昭61-283157
-
特開昭61-290767
-
特開昭61-010277
全件表示
審査官引用 (7件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平5-276537
出願人:株式会社日立製作所
-
特開平4-078171
-
半導体装置
公報種別:公開公報
出願番号:特願平4-032749
出願人:三菱電機株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-204945
出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
特開平3-159173
-
特開昭61-010277
-
特開昭63-009976
全件表示
前のページに戻る