不揮発性半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-245029
公開番号（公開出願番号）：特開2002-057230
出願日： 2000年08月11日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】ビット線コンタクトをセルフアラインコンタクト構造とする際の加工マージンを高くでき、高密度化及び高信頼性化を図ることができる不揮発性半導体記憶装置を提供する。【解決手段】ビット線コンタクト18と隣接しない、電荷蓄積層13、制御ゲート15、及びゲートキャップ膜16を含む積層ゲートは、ゲートキャップ膜16と異なる材料からなるゲートバリア膜22で覆われると共に、このゲートバリア膜22がゲートキャップ膜16と同一材料からなるコンタクトバリア膜23で覆われ、また、ビット線コンタクト18と隣接する積層ゲートは、少なくとも隣接するビット線コンタクト18側の積層ゲート側面がゲートバリア膜22で覆われておらず、前記積層ゲート側面及び積層ゲートの他の面上のゲートバリア膜22がコンタクトバリア膜23で覆われている。

請求項（抜粋）：

第1導電型の半導体基体と、前記半導体基体に、互いに離間して形成された第2導電型の第1、第2半導体領域と、前記第1半導体領域と前記第2半導体領域との間の前記半導体基体上に、ゲート絶縁膜を介して形成され、電荷蓄積層、制御ゲート、及びこの制御ゲート上のキャップ絶縁膜を含む積層ゲートと、前記第1、第2半導体領域上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、信号の入出力を行うビット線と、前記層間絶縁膜上に形成され、信号の入出力を行うソース線と、前記層間絶縁膜内に埋め込まれ、前記第1半導体領域と前記ビット線とを電気的に接続するビット線コンタクトと、前記層間絶縁膜内に埋め込まれ、前記第2半導体領域と前記ソース線とを電気的に接続するソース線コンタクトとを具備する不揮発性半導体記憶装置であって、前記ビット線コンタクトあるいはソース線コンタクトのいずれとも隣接しない第1の積層ゲートは、前記キャップ絶縁膜と異なる材料からなる第1の絶縁膜で覆われると共に、前記第1の絶縁膜が前記キャップ絶縁膜と同一材料からなる第2の絶縁膜で覆われ、前記ビット線コンタクトあるいはソース線コンタクトのいずれかと隣接する第2の積層ゲートは、少なくとも隣接する前記ビット線コンタクトあるいはソース線コンタクト側の前記積層ゲート側面が前記第1の絶縁膜で覆われておらず、前記積層ゲート側面を含む第2の積層ゲートが前記第2の絶縁膜で覆われていることを特徴とする不揮発性半導体記憶装置。

IPC (7件)：

H01L 21/8247 , H01L 27/115 , H01L 21/768 , H01L 27/10 481 , H01L 29/43 , H01L 29/788 , H01L 29/792

FI (5件)：

H01L 27/10 481 , H01L 27/10 434 , H01L 21/90 D , H01L 29/62 G , H01L 29/78 371

Fターム (73件)：

4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104BB18 , 4M104BB25 , 4M104CC01 , 4M104CC05 , 4M104DD02 , 4M104DD04 , 4M104DD23 , 4M104DD29 , 4M104EE09 , 4M104EE14 , 4M104EE15 , 4M104EE16 , 4M104EE17 , 4M104FF13 , 4M104FF14 , 4M104GG16 , 4M104HH20 , 5F001AA01 , 5F001AA05 , 5F001AA06 , 5F001AA43 , 5F001AA60 , 5F001AB08 , 5F001AD19 , 5F001AD41 , 5F001AD52 , 5F001AD53 , 5F001AD60 , 5F001AG07 , 5F001AG40 , 5F033HH04 , 5F033HH05 , 5F033HH08 , 5F033HH19 , 5F033HH27 , 5F033HH28 , 5F033JJ04 , 5F033JJ19 , 5F033KK01 , 5F033QQ09 , 5F033QQ48 , 5F033QQ92 , 5F033QQ94 , 5F033RR02 , 5F033RR03 , 5F033RR04 , 5F033RR05 , 5F033RR06 , 5F033RR15 , 5F033XX15 , 5F083EP02 , 5F083EP23 , 5F083EP33 , 5F083EP34 , 5F083EP60 , 5F083EP76 , 5F083EP77 , 5F083ER22 , 5F083JA56 , 5F083KA05 , 5F083KA11 , 5F083LA21 , 5F083MA03 , 5F083MA06 , 5F083MA16 , 5F083MA20 , 5F083NA01 , 5F083PR29 , 5F083ZA05 , 5F083ZA07

引用特許：

出願人引用 (3件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-066888 出願人：富士通株式会社
有機含有誘電率材料を用いた自己整合コンタクト
公報種別：公開公報出願番号：特願平7-213655 出願人：テキサスインスツルメンツインコーポレイテツド
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-067130 出願人：株式会社東芝

審査官引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-066888 出願人：富士通株式会社

前のページに戻る