特許

J-GLOBAL ID：200903016174213444

半導体装置

発明者： 矢ノ倉 栄二 ,  鈴木 啓功 ,  大高 成雄 ,  飯島 哲郎 ,  工藤 聡 ,  町田 信夫 ,  小林 正義 ,  沼沢 澄人 ,  坂本 光造 ,  金澤 孝光
出願人/特許権者： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-077068
公開番号（公開出願番号）：特開平10-270689
出願日： 1997年03月28日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 トレンチゲート構造のFETにて、ゲート耐圧を向上させ、オン抵抗を向上させ高速スイッチング特性を改善する。【解決手段】 半導体基板主面に延設した溝部にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの溝部によって、半導体基板主面を八角形平面形状に区分し、この八角形の各内角を略135度とする。【効果】 八角形平面形状に区分された半導体基板主面の側面に形成される角部の角度が緩やかになり、ゲート絶縁膜不良による耐圧の低下を防止することができる。また、前記八角形が扁平八角形或は正方形の角を落した八角形形状とすることにより、トレンチゲートの平面形状幅の変動を小さくすることができる。このためトレンチゲートの溝部を良好に埋め込むことができる。

請求項（抜粋）：

半導体基板主面に延設した溝部にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの溝部によって、半導体基板主面を八角形平面形状に区分し、この八角形の各内角を略135度としたことを特徴とする半導体装置。

FI (3件)：

H01L 29/78 652 F ,  H01L 29/78 652 T ,  H01L 29/78 653 A

引用特許：

審査官引用 (6件)

• 縦型電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平5-075933   出願人：山形日本電気株式会社
• 特開昭64-037058
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-281557   出願人：日本電装株式会社
• 特開昭59-008375
  
• MOS半導体装置
  公報種別：公開公報   出願番号：特願平7-126039   出願人：富士電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-014391   出願人：株式会社東芝