特許
J-GLOBAL ID:200903016205935451
インターフェイス回路
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願2001-252858
公開番号(公開出願番号):特開2003-069409
出願日: 2001年08月23日
公開日(公表日): 2003年03月07日
要約:
【要約】【課題】 複数のグランド端子を有する集積回路において、これらのグランド端子間にサージ電圧がかかったとしても回路を保護する。【解決手段】 半導体集積回路装置21は、電源端子22と第1グランド端子23との間に印加される電圧により動作するCMOSインバータ25と、この出力端子に接続され電源端子22と第2グランド端子26との間に印加される電圧により動作するCMOSインバータ27と、第1グランド端子23と第2グランド端子26との間に互いに逆方向並列に接続されたダイオード35および36とから構成されている。サージ電圧が第1グランド端子23および26間にかかると、サージ電圧による電流はダイオード23または26により他のグランド端子側に導かれる。
請求項(抜粋):
電源端子と第1のグランド端子との間に印加される電圧により動作する第1回路と、この第1回路に接続され、電源端子と第2のグランド端子との間に印加される電圧により動作する第2回路とを備えたものにおいて、前記第1のグランド端子と前記第2のグランド端子との間に所定以上の電圧がかかると導通する導通手段を設けたことを特徴とするインターフェイス回路。
IPC (4件):
H03K 19/003
, H01L 21/822
, H01L 27/04
, H03K 17/08
FI (3件):
H03K 19/003 E
, H03K 17/08 C
, H01L 27/04 H
Fターム (20件):
5F038AV06
, 5F038BE09
, 5F038BH01
, 5F038BH04
, 5F038BH13
, 5F038DF06
, 5F038EZ20
, 5J032AA02
, 5J032AA06
, 5J032AB02
, 5J032AC18
, 5J055AX32
, 5J055BX16
, 5J055CX26
, 5J055DX12
, 5J055EX07
, 5J055EY12
, 5J055EY21
, 5J055EZ61
, 5J055GX01
引用特許:
審査官引用 (6件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平11-073392
出願人:株式会社日立製作所
-
特開昭63-036557
-
特開昭63-036557
-
特開平2-111064
-
静電破壊対策回路
公報種別:公開公報
出願番号:特願平4-166493
出願人:株式会社東芝
-
静電保護回路
公報種別:公開公報
出願番号:特願平11-063993
出願人:東芝マイクロエレクトロニクス株式会社, 株式会社東芝
全件表示
前のページに戻る