特許
J-GLOBAL ID：200903016312224835
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2006-126705
公開番号（公開出願番号）：特開2006-210954
出願日： 2006年04月28日
公開日（公表日）： 2006年08月10日
要約：
【課題】精度よく突起電極を封止する。【解決手段】スクライブラインにより区画された複数の半導体チップ領域20aを含む半導体チップ形成領域12、及び半導体チップ形成領域を囲む周辺領域14を含む主表面を有する半導体ウェハ10であって、半導体チップ領域内に形成された回路素子と、半導体チップ領域内に形成され、回路素子に接続された複数の接続パッドと、主表面上に形成され、接続パッドそれぞれの一部分を露出させる絶縁膜と、半導体チップ領域内の絶縁膜上に設けられ、複数の半導体チップ領域内及び複数の半導体チップ領域間にわたって、等しい間隔w1及びw0で配置された複数の突起電極と、絶縁膜上に形成され、複数の突起電極の頂面を露出させる封止部とを具えている。【選択図】図3
請求項（抜粋）：
スクライブラインにより区画された複数の半導体チップ領域を含む半導体チップ形成領域、及び該半導体チップ形成領域を囲む周辺領域を含む主表面を有する半導体ウェハであって、
前記半導体チップ領域内に形成された回路素子と、
前記半導体チップ領域内に形成され、前記回路素子に接続された複数の接続パッドと、
前記主表面上に形成され、前記接続パッドそれぞれの一部分を露出させる絶縁膜と、
前記各半導体チップ領域内の前記絶縁膜上に設けられ、前記複数の半導体チップ領域内及び前記複数の半導体チップ領域間にわたって、等しい間隔で配置された複数の突起電極と、
前記絶縁膜上に形成され、複数の前記突起電極の頂面を露出させる封止部と
を具えていることを特徴とする半導体ウェハ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
