特許
J-GLOBAL ID:200903016395444467
階段形状のシリンダー型構造のキャパシタを有する半導体装置、及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (4件):
志賀 正武
, 渡邊 隆
, 村山 靖彦
, 実広 信哉
公報種別:公開公報
出願番号(国際出願番号):特願2004-339573
公開番号(公開出願番号):特開2005-159363
出願日: 2004年11月24日
公開日(公表日): 2005年06月16日
要約:
【課題】 キャパシタとその製造方法、これを含む半導体装置及びその製造方法が開示される。【解決手段】 前記キャパシタは、ストレージ導電膜及びストレージ導電膜パターンが外壁上に形成され、ストレージ電極の損失を補償する補償部材を具備するストレージ電極、ストレージ電極上に形成された誘電膜、及び誘電膜上に形成されたプレート電極を含む。補償部材を通じてストレージ電極を形成するエッチング工程の間、特にストレージ電極上部の損失を補償できるので、ストレージ電極の構造的安定性が低下することを防止することができる。又、補償部材がストレージ電極の外側上部に提供されるので、適切な厚さを有するストレージ電極を形成できるので、キャパシタの電気的特性を改善することができる。【選択図】 図31
請求項(抜粋):
ストレージ導電膜パターンと前記ストレージ導電膜パターンの外壁上に形成され、ストレージ電極の損失を補償する補償部材とを含むストレージ電極と、
前記ストレージ電極上に形成された誘電膜と、
前記誘電膜上に形成されたプレート電極と、を含むキャパシタ。
IPC (2件):
FI (1件):
Fターム (17件):
5F083AD24
, 5F083AD29
, 5F083AD48
, 5F083AD49
, 5F083AD56
, 5F083AD62
, 5F083GA27
, 5F083JA39
, 5F083JA40
, 5F083MA03
, 5F083NA01
, 5F083PR03
, 5F083PR06
, 5F083PR10
, 5F083PR21
, 5F083PR39
, 5F083PR40
引用特許:
出願人引用 (2件)
-
米国特許6,548,853号
-
日本公開特許第2003-224210号
審査官引用 (6件)
全件表示
前のページに戻る