特許
J-GLOBAL ID：200903016464244343

スイッチング素子アレイ基板、それを用いたアクティブマトリクス型表示装置およびその修復方法

発明者：
竹田 和弘

竹田 和弘 について


出願人/特許権者：
鹿児島日本電気株式会社

鹿児島日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277251
公開番号（公開出願番号）：特開2005-043639
出願日： 2003年07月22日
公開日（公表日）： 2005年02月17日
要約：
【課題】 表示の際に点欠陥も線欠陥も発生させない、スイッチング素子アレイ基板の不良箇所(特に信号用配線の)の修復方法およびその基板構造を提供する。【解決手段】 1対のリペア配線2が、層間絶縁膜11を挟んで、一方の端部を補助電極4と、他方の端部をドレイン配線5と重ねて形成されている。断線による不良箇所12が検出されると、1対のリペア配線2の一方の端部が重なっている補助電極4の2つの領域を含むように、バイパス配線20aが、画素電極20から電気的に切断される。次に、1対のリペア配線2の両端部が配置されている領域の層間絶縁膜11が破壊され、1対のリペア配線2の一方の端部とバイパス配線20aとを、他方の端部とドレイン配線5とを溶接する。不良箇所が隣接する画素領域の画素電極20と電荷干渉して点欠陥を生じる不良箇所である場合には、さらに不良箇所をドレイン配線5から電気的に切断する。【選択図】 図7
請求項（抜粋）：
第1の方向と該第1の方向に直交する第2の方向とにマトリクス状に二次元配置された複数のスイッチング素子と、前記複数のスイッチング素子に電気信号を印加するための、少なくとも前記第2の方向に並んだ、前記第1の方向に延びる複数の配線と、前記複数のスイッチング素子の各々に1個ずつ接続された、透明電極と該透明電極の周縁部に形成された補助電極とを有する画素電極と、を具備するスイッチング素子アレイ基板であって、1対の配線が、前記第1の方向に延びる配線および前記補助電極との間に形成されている絶縁膜を挟んで、前記第1の方向および第2の方向に直交する第3の方向に一方の端部を同一の補助電極と、他方の端部を同一の第1の方向に延びる配線と重ね合わせて、形成されていることを特徴とするスイッチング素子アレイ基板。
IPC (6件)：
G02F1/1343 ,  G02F1/1368 ,  G09F9/00 ,  G09F9/30 ,  G09F9/35 ,  H01L29/786
FI (6件)：
G02F1/1343 ,  G02F1/1368 ,  G09F9/00 352 ,  G09F9/30 338 ,  G09F9/35 ,  H01L29/78 612A
Fターム (41件)：
2H092GA13 ,  2H092GA17 ,  2H092JA24 ,  2H092JB05 ,  2H092JB75 ,  2H092MA49 ,  2H092MA52 ,  2H092MA56 ,  2H092NA29 ,  5C094AA03 ,  5C094AA42 ,  5C094AA43 ,  5C094AA48 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DB10 ,  5C094FB12 ,  5C094FB15 ,  5C094GB10 ,  5F110AA27 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110GG02 ,  5F110GG15 ,  5F110HK09 ,  5F110HK16 ,  5F110NN02 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5G435AA01 ,  5G435AA17 ,  5G435BB12 ,  5G435CC09 ,  5G435EE37 ,  5G435HH12 ,  5G435HH14 ,  5G435KK05 ,  5G435KK10
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM