特許
J-GLOBAL ID：200903016652255506
半導体デバイスにおけるキャパシタ製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-007699
公開番号（公開出願番号）：特開平10-233493
出願日： 1998年01月19日
公開日（公表日）： 1998年09月02日
要約：
【要約】 (修正有)【課題】 シリコン下部電極の上に高誘電体の金属化合物を介在させて上部電極を形成した構成を有する半導体デバイスのキャパシタにおいて、金属化合物の熱処理によって静電容量が減少することのない半導体デバイスのキャパシタ製造方法を提供する。【解決手段】 半導体基板10の上にシリコン下部電極26を形成する段階と、前記下部電極の上に熱処理によって変質しない物質層を形成する段階と、前記熱処理によって変質しない物質層の上に高誘電体の物質を積層させる段階と、前記高誘電体物質を熱処理する段階と、前記高誘電体の物質の上に上部電極を形成させる段階とを備えることを特徴とする。
請求項（抜粋）：
半導体基板の上にシリコン下部電極を形成する段階と、前記下部電極の上に熱処理によって変質しない物質層を形成する段階と、前記熱処理によって変質しない物質層の上に高誘電体の物質を積層する段階と、前記高誘電体物質を熱処理する段階と、前記高誘電体物質の上に上部電極を形成する段階とを備えることを特徴とする半導体デバイスにおけるキャパシタ製造方法。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/318
, H01L 27/04
, H01L 21/822
H01L 27/10 651
, H01L 21/318 A
, H01L 27/04 C
, H01L 27/10 621 Z
, H01L 27/10 621 C
