特許
J-GLOBAL ID:200903016751597770

強化された遮蔽構造を備えた金属酸化膜半導体デバイス

発明者:
出願人/特許権者:
代理人 (9件): 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  岡部 讓 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光 ,  三山 勝巳
公報種別:公開公報
出願番号(国際出願番号):特願2005-237420
公開番号(公開出願番号):特開2006-060224
出願日: 2005年08月18日
公開日(公表日): 2006年03月02日
要約:
【課題】強化された遮蔽構造を備えた金属酸化膜半導体(MOS)デバイスを提供すること。【解決手段】MOSデバイスは、基板上に形成された半導体層を含み、その基板は水平面とその水平面に垂直な方向の法線とを画定する。第1のソース/ドレイン領域および第2のソース/ドレイン領域が、半導体層内で、その上面近傍に形成され、第1のソース/ドレイン領域と第2のソース/ドレイン領域は互いに離隔されている。ゲートが、半導体層の上面近傍に形成され、少なくとも部分的には第1のソース/ドレイン領域と第2のソース/ドレイン領域との間に配置される。第1の誘電領域が、MOSデバイス内に形成され、半導体層の上面から下方に第1の距離まで半導体層の中へ延在するトレンチの境界を画定し、第1のソース/ドレイン領域と第2のソース/ドレイン領域との間に形成されている。【選択図】 図1
請求項(抜粋):
水平面と前記水平面に垂直な方向の法線とを画定する、基板上に形成された半導体層と、 前記半導体層内で前記半導体層の上面近傍に形成され、互いに離隔されている第1のソース/ドレイン領域および第2のソース/ドレイン領域と、 前記半導体層の上面近傍に形成され、少なくとも部分的には前記第1のソース/ドレイン領域と前記第2のソース/ドレイン領域との間に配置されるゲートと、 前記半導体層の上面から下方に第1の距離まで前記半導体層の中に延在するトレンチの境界を画定し、前記第1のソース/ドレイン領域と前記第2のソース/ドレイン領域との間に形成される第1の誘電領域と、 前記第1の誘電領域に実質的に形成され、少なくともその一部分が、前記第1の誘電領域の底壁と前記第1の誘電領域の少なくとも1つの側壁との少なくとも1つに隣接して配置される遮蔽構造と を含む金属酸化膜半導体(MOS)デバイス。
IPC (1件):
H01L 29/78
FI (1件):
H01L29/78 301W
Fターム (26件):
5F140AA11 ,  5F140AA23 ,  5F140AA30 ,  5F140AC21 ,  5F140BA01 ,  5F140BA03 ,  5F140BA07 ,  5F140BB05 ,  5F140BB06 ,  5F140BB13 ,  5F140BC12 ,  5F140BF01 ,  5F140BF04 ,  5F140BF43 ,  5F140BF44 ,  5F140BG38 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH43 ,  5F140BH45 ,  5F140BH47 ,  5F140BJ27 ,  5F140CD09 ,  5F140CE20
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る