特許

J-GLOBAL ID：200903016915480798

マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

発明者： バージュ、チリー ,  ギゼレン、ブルーノ ,  岩松 俊明 ,  成岡 英樹 ,  降籏 順一郎 ,  三谷 清
出願人/特許権者： エス オー イ テク シリコン オン インシュレータ テクノロジース
代理人 (1件)： 佐藤 正年 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-519482
公開番号（公開出願番号）：特表2003-510799
出願日： 2000年08月17日
公開日（公表日）： 2003年03月18日
要約：

【要約】本発明は少なくとも部分的に酸化可能材料で構成された機能層(6)を少なくとも表裏の一方の面に備えたマイクロエレクトロニクス又はオプトエレクトロニクス用基板(1)を処理する方法に関する。本発明による方法は、機能層(6)を構成する材料を基板(1)の表面から或る厚さに亘って除去する第1の犠牲的酸化工程(100)と、第1の犠牲的酸化工程(100)を経た機能層表面を研磨する研磨工程(200)と、研磨された機能層表面(17)から機能層(6)を構成する材料を或る厚さに亘って再除去する第2の犠牲的酸化工程とを備えている。

請求項（抜粋）：

少なくとも部分的に酸化可能材料で構成された機能層(6)を少なくとも表裏の一方の面に備えたマイクロエレクトロニクス又はオプトエレクトロニクス用基板(1)を処理する方法において、 基板(1)の表面から機能層(6)を構成する材料を或る厚さに亘って除去する第1の犠牲的酸化工程(100)と、 第1の犠牲的酸化工程(100)を経た機能層表面を研磨する研磨工程(200)と、 研磨された機能層表面(17)から機能層(6)を構成する材料を或る厚さに亘って再除去する第2の犠牲的酸化工程(300)、とを備えたことを特徴とする処理方法。

Fターム (6件)：

5F043AA32 ,  5F043BB22 ,  5F043DD01 ,  5F043DD12 ,  5F043DD16 ,  5F043GG10

引用特許：

審査官引用 (3件)

• 半導体基板及び半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平10-147939   出願人：株式会社デンソー
• 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
  公報種別：公開公報   出願番号：特願平8-094855   出願人：信越半導体株式会社
• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平5-323592   出願人：日本電気株式会社