特許
J-GLOBAL ID:200903016924955782
半導体試験方法及び半導体試験装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平10-341936
公開番号(公開出願番号):特開2000-162275
出願日: 1998年12月01日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】本発明はリードレス表面実装型の小型半導体装置に対し試験を行なう半導体試験方法及び半導体試験装置に関し、高密度化された半導体装置であっても、これに対し高精度,高効率でかつ安価に試験を実施することを課題とする。【解決手段】テープ保持リング32に配設された粘着テープ33上に、個片化された複数の半導体装置10が張り付けられた状態とする粘着状態形成工程(ステップ10〜14)と、粘着テープ33に張り付けられた個々の半導体装置10に対し画像処理技術を用いて個別に位置認識及び位置補正行なう位置補正工程(ステップ15〜19)と、この位置補正工程において位置補正された半導体装置10を試験用コンタクター70に圧接し個々の半導体装置10に対して電気的特性試験を行う電気的試験工程(ステップ19〜22)とを有する。
請求項(抜粋):
テープ保持部材に配設された粘着テープ上に、複数の半導体装置が一体化された構成の半導体装置集合体、または個片化された複数の半導体装置のいずれか一方が張り付けられた状態とする粘着状態形成工程と、前記粘着テープに張り付けられた前記半導体装置に対し画像処理技術を用いて位置認識及び位置補正を行い得るよう構成された位置補正装置に対し前記テープ保持部材を装着すると共に、前記個々の半導体装置に対して個別に位置認識及び位置補正を行なう位置補正工程と、該位置補正工程において位置補正された前記半導体装置を試験用コンタクターに圧接し、該半導体装置に対して電気的特性試験を行う電気的試験工程とを有することを特徴とする半導体試験方法。
IPC (2件):
FI (3件):
G01R 31/26 Z
, G01R 31/26 J
, H01L 21/66 G
Fターム (32件):
2G003AA07
, 2G003AA10
, 2G003AB01
, 2G003AF01
, 2G003AF02
, 2G003AF05
, 2G003AF06
, 2G003AG03
, 2G003AG08
, 2G003AG11
, 2G003AG12
, 2G003AG16
, 2G003AH01
, 2G003AH05
, 4M106AA02
, 4M106AA04
, 4M106BA01
, 4M106BA14
, 4M106CA38
, 4M106CA70
, 4M106DA20
, 4M106DB04
, 4M106DB20
, 4M106DD09
, 4M106DD10
, 4M106DD30
, 4M106DG26
, 4M106DJ02
, 4M106DJ04
, 4M106DJ06
, 4M106DJ11
, 4M106DJ38
引用特許:
前のページに戻る