半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-022688
公開番号（公開出願番号）：特開2000-223703
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】本発明は、半導体基板表面のRIE処理による汚染を防止する。【解決手段】半導体基板100上にシリコン窒化膜102を形成し、このシリコン窒化膜102上にポリシリコン103を選択的に形成する。このポリシリコン103上にシリコン酸化膜104を形成し、また、ポリシリコン103の側面にシリコン酸化膜105を形成する。その後、リン酸の薬液処理を行うことにより、半導体基板100表面に汚染層を形成することなく、シリコン窒化膜102を除去し、半導体基板100表面を露出することができる。

請求項（抜粋）：

半導体基板上に選択的に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成された第2の絶縁膜と、前記ゲート電極の側面に形成された第3の絶縁膜と、前記第3の絶縁膜の両側の汚染層を持たない前記半導体基板上に前記半導体基板の表面より高く形成されたファセットを有するソース・ドレイン領域と、前記ソース・ドレイン領域下の前記半導体基板内に形成された拡散層と、前記ソース・ドレイン領域上に形成されたシリサイド膜とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 , H01L 21/336 , H01L 21/28 301 , H01L 21/8238 , H01L 27/092

FI (4件)：

H01L 29/78 301 P , H01L 21/28 301 S , H01L 27/08 321 D , H01L 29/78 301 S

Fターム (59件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB22 , 4M104BB23 , 4M104BB25 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104CC01 , 4M104CC05 , 4M104DD03 , 4M104DD04 , 4M104DD84 , 4M104EE09 , 4M104EE17 , 4M104FF13 , 4M104FF18 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH16 , 5F040DA01 , 5F040DA10 , 5F040DA13 , 5F040DB03 , 5F040DC01 , 5F040EC01 , 5F040EC04 , 5F040EC07 , 5F040EC20 , 5F040ED03 , 5F040ED04 , 5F040EF01 , 5F040EF02 , 5F040EF09 , 5F040EH02 , 5F040EH07 , 5F040EK05 , 5F040FA04 , 5F040FA05 , 5F040FA16 , 5F040FA18 , 5F040FB05 , 5F040FC06 , 5F040FC19 , 5F040FC21 , 5F040FC22 , 5F040FC28 , 5F048AC03 , 5F048BB04 , 5F048BB06 , 5F048BB07 , 5F048BB09 , 5F048BB11 , 5F048BC01 , 5F048BF06 , 5F048BG14

引用特許：

審査官引用 (8件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-193543 出願人：日本電気株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-237438 出願人：株式会社東芝
半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-175827 出願人：ソニー株式会社

全件表示

前のページに戻る