特許
J-GLOBAL ID:200903017087554096
半導体装置
発明者:
出願人/特許権者:
代理人 (3件):
大胡 典夫
, 竹花 喜久男
, 宇治 弘
公報種別:公開公報
出願番号(国際出願番号):特願2003-182370
公開番号(公開出願番号):特開2005-019676
出願日: 2003年06月26日
公開日(公表日): 2005年01月20日
要約:
【課題】半導体基板上に形成した電気素子などの特性劣化を防止し、高信頼性の半導体装置を提供すること。【解決手段】GaAs基板11と、このGaAs基板11上に形成された保護層とを具備した半導体装置において、保護層は、GaAs基板11面に接触する第1層16およびこの第1層16上に位置する第2層17の少なくとも2つの層を有し、第1層16はN/Si比が0.5よりも大きいSiN膜で形成されている。【選択図】 図1
請求項(抜粋):
半導体基板と、この半導体基板上に形成された保護層とを具備した半導体装置において、前記保護層は、前記半導体基板面に接触する第1層およびこの第1層上に位置する第2層の少なくとも2つの層を有し、前記第1層はN/Si比が0.5よりも大きいSiN膜で形成されていることを特徴とする半導体装置。
IPC (2件):
FI (1件):
Fターム (10件):
5F102FA05
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GV06
, 5F102GV07
, 5F102GV08
, 5F102HC07
, 5F102HC21
引用特許:
審査官引用 (6件)
-
特開平4-006835
-
化合物半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-217833
出願人:富士通カンタムデバイス株式会社
-
特開昭55-004918
-
特開平2-062054
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平10-243724
出願人:ソニー株式会社
-
成膜方法
公報種別:公開公報
出願番号:特願平11-145680
出願人:東京エレクトロン株式会社
全件表示
前のページに戻る