特許

J-GLOBAL ID：200903017222396196

半導体装置及び半導体装置の製造方法

発明者： 宮下 桂
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-200257
公開番号（公開出願番号）：特開2002-026139
出願日： 2000年06月30日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】1つの集積回路に異なる動作特性や用途に応じて最適なMISFET構造を有する半導体装置及びその製造方法を提供する。【解決手段】シリコン基板1と、シリコン基板1に互いに離間して形成された拡散層8a,8c及び拡散層9a,9cと、これら拡散層間のシリコン基板1上に選択的に積層形成されたゲート絶縁膜4a及びゲート電極5aと、このゲート電極5aの側面の少なくとも一部と、ゲート絶縁膜4aと、拡散層8a,8cの少なくとも一部を覆うように形成された後酸化膜6aからなるMOSFETを複数有する半導体装置であって、後酸化膜6a,6bは異なる膜厚を有する。

請求項（抜粋）：

半導体基板と、この半導体基板に互いに離間して形成されたソース領域及びドレイン領域と、このソース領域及びドレイン領域の間の前記半導体基板上に選択的に積層形成されたゲート絶縁膜及びゲート電極と、このゲート電極の側面の少なくとも一部と、前記ゲート絶縁膜と、前記ソース領域又は前記ドレイン領域の少なくとも一部を覆うように形成された絶縁膜からなるMISFETを複数有する半導体装置であって、前記MISFETの前記絶縁膜は少なくとも2つ以上の膜厚を有することを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/265 ,  H01L 21/283 ,  H01L 21/316

FI (4件)：

H01L 21/283 C ,  H01L 21/316 X ,  H01L 27/08 102 C ,  H01L 21/265 W

Fターム (36件)：

4M104BB01 ,  4M104BB19 ,  4M104BB20 ,  4M104BB22 ,  4M104BB23 ,  4M104BB25 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104EE17 ,  4M104FF06 ,  4M104FF14 ,  4M104GG14 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB16 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BF02 ,  5F058BH11 ,  5F058BJ01 ,  5F058BJ07

引用特許：

審査官引用 (3件)

• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平6-242648   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 半導体装置及び相補型半導体装置並びにそれらの製造方法
  公報種別：公開公報   出願番号：特願平5-275187   出願人：松下電器産業株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-013897   出願人：三菱電機株式会社