特許
J-GLOBAL ID：200903017235228462
基板設計装置
発明者：
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-010474
公開番号（公開出願番号）：特開平9-204451
出願日： 1996年01月24日
公開日（公表日）： 1997年08月05日
要約：
【要約】【課題】 回路基板に実装される各部品間のクリアランスチェックの容易化を図る基板設計装置を提供する。【解決手段】 部品Pの最大の水平断面形状に各部品Pの所定の寸法を加算した形状を表すデータを記憶する記憶手段と、これら部品Pの回路基板10上における実装位置を指示する指示入力手段と、部品画像等を表示する表示手段と、指示入力手段により指示された部品Pに関する最大の水平断面形状に所定の寸法を加算した形状に対応するデータを記憶手段から読み出して、そのデータに基づいた部品画像を表示手段に表示する制御を行う制御手段とを備えて構成される。
請求項（抜粋）：
部品の最大の水平断面形状に各部品の所定の寸法を加算した形状を表すデータを記憶する記憶手段と、これら部品の回路基板上における実装位置を指示する指示入力手段と、部品画像等を表示する表示手段と、上記指示入力手段により指示された部品に関する最大の水平断面形状に所定の寸法を加算した形状に対応するデータを上記記憶手段から読み出して、そのデータに基づいた部品画像を上記表示手段に表示する制御を行う制御手段と、を備える基板設計装置。
IPC (2件)：
FI (2件)：
G06F 15/60 658 C
, H05K 13/00 Z
