特許
J-GLOBAL ID：200903017378176099

ゲート電極の形成方法

発明者：
小松 裕司

小松 裕司 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-025220
公開番号（公開出願番号）：特開平8-153804
出願日： 1995年02月14日
公開日（公表日）： 1996年06月11日
要約：
【要約】【目的】 WSix 層単独であっても、SiO2 膜に対する密着性に優れ、ゲート酸化膜の耐圧を良好に維持可能なゲート電極を形成する。【構成】 WF6 のSiCl2 H2 還元にもとづくLPCVDにより、Si組成比xの値が2.7以上、好ましくは3.0以上のWSix 層5iを成膜する。このWSix 層5iはF原子の取り込みが少ないため、Si原子の結合手はゲート酸化膜4のO原子と十分に結合できる。nMOS,pMOS両トランジスタの形成領域においてWSix 層5iに各々n型とp型の不純物をイオン注入した後、これをパターニングすれば、仕事関数の制御されたゲート電極5na,5paを形成でき、閾値電圧Vthを対称化することができる。【効果】 低抵抗で薄型のゲート電極が低コストで実現し、MOSトランジスタの高集積化、動作高速化に寄与する。
請求項（抜粋）：
高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いてCVDを行うことにより基板上に高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜をパターニングしてゲート電極を形成する工程とを有するゲート電極の形成方法。
IPC (5件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 29/78
FI (2件)：
H01L 27/08 321 D ,  H01L 29/78 301 G
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM