特許
J-GLOBAL ID:200903017390474399
集積回路のためのクロック生成装置および生成方法
発明者:
,
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願平11-074638
公開番号(公開出願番号):特開2000-267752
出願日: 1999年03月19日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 半導体集積回路において、回路の動作に影響せずにクロック変化時の瞬間電流を小さくし、これによって電源電圧降下がノイズ発生といった問題を抑えることができるようにする。【解決手段】 回路のネットリストを入力とし、セル配置、クロックツリー生成、クロックスキュー低減、セル間配線を行なった後、セルの配置配線結果より遅延情報を抽出し、抽出された遅延情報により、回路が誤動作を起こさないクロック信号の遅延範囲を計算し、その遅延範囲内でクロックスキューを拡大する。
請求項(抜粋):
回路が誤動作を起こさないクロック信号の遅延範囲内でクロックスキューが拡大されていることを特徴とする集積回路のためのクロック生成装置。
IPC (6件):
G06F 1/04
, G06F 1/10
, G06F 17/50
, H01L 21/82
, H01L 27/04
, H01L 21/822
FI (7件):
G06F 1/04 A
, G06F 1/04 330 A
, G06F 15/60 654 N
, G06F 15/60 658 U
, G06F 15/60 658 K
, H01L 21/82 W
, H01L 27/04 D
Fターム (25件):
5B046AA08
, 5B046BA06
, 5B046JA01
, 5B079CC11
, 5B079CC13
, 5B079CC14
, 5B079DD06
, 5B079DD08
, 5B079DD13
, 5F038BH19
, 5F038CD06
, 5F038CD08
, 5F038CD09
, 5F038DT06
, 5F038EZ09
, 5F038EZ10
, 5F038EZ20
, 5F064AA01
, 5F064BB01
, 5F064EE45
, 5F064EE47
, 5F064EE54
, 5F064HH03
, 5F064HH06
, 5F064HH09
引用特許: