特許
J-GLOBAL ID：200903017742654589

半導体記憶装置

発明者：
稲場 恒夫

稲場 恒夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-284447
公開番号（公開出願番号）：特開2004-119897
出願日： 2002年09月27日
公開日（公表日）： 2004年04月15日
要約：
【課題】電源バウンスを最小化し、情報の読み出しマージンが向上する半導体記憶装置を提供することを目的とする。【解決手段】複数のメモリセル(MC<00>〜MC<03>)を含んで構成された少なくとも1個のセルアレイブロック(MB<00>)を有し、前記セルアレイブロックは、ワード線(WWL<0>、RWL<0>)と、前記ワード線により同時に選択される複数のメモリセルと、前記選択された複数のメモリセルの一端に夫々接続された複数の電源線(GND<0>〜GND<3>)と、前記複数のメモリセルの他端に夫々接続された複数のビット線(BL<0>〜BL<3>)とを具備する半導体記憶装置。【選択図】 図1
請求項（抜粋）：
複数の磁気抵抗素子を含むメモリセルを含んで構成された少なくとも1個のセルアレイブロックを有し、前記セルアレイブロックは、 ワード線と、 前記ワード線により少なくとも読み出し時に同時に選択される複数のメモリセルと、 前記選択された複数のメモリセルの夫々の一端に接続された複数の電源線と、 前記複数のメモリセルの夫々の他端に接続された複数のビット線と、 を具備することを特徴とする半導体記憶装置。
IPC (3件)：
H01L27/105 ,  G11C11/15 ,  H01L43/08
FI (5件)：
H01L27/10 447 ,  G11C11/15 110 ,  G11C11/15 120 ,  G11C11/15 180 ,  H01L43/08 Z
Fターム (12件)：
5F083FZ10 ,  5F083GA01 ,  5F083GA09 ,  5F083GA11 ,  5F083JA37 ,  5F083KA16 ,  5F083LA01 ,  5F083LA12 ,  5F083LA18 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19
引用特許：
審査官引用 (5件)
  • 記憶装置
    公報種別：公開公報   出願番号：特願2001-060299   出願人：三菱電機株式会社
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平11-272283   出願人：三菱電機株式会社
  • 薄膜磁性体記憶装置
    公報種別：公開公報   出願番号：特願2000-346896   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM