特許
J-GLOBAL ID:200903017771348217
表示装置
発明者:
,
出願人/特許権者:
代理人 (2件):
秋田 収喜
, 近野 恵一
公報種別:公開公報
出願番号(国際出願番号):特願2007-024967
公開番号(公開出願番号):特開2008-191348
出願日: 2007年02月05日
公開日(公表日): 2008年08月21日
要約:
【課題】駆動回路に基準共通電圧調整用の電子ボリュームとその調整値を記憶するメモリ回路を内蔵する場合に、従来よりも低コスト化を図る。【解決手段】複数の画素を駆動する駆動回路とを具備する表示装置であって、前記各画素は、画素電極と、前記画素電極に対向する対向電極とを有し、前記駆動回路は、前記対向電極に共通電圧を入力する共通電圧生成回路を備え、前記共通電圧生成回路は、基準共通電圧を生成する基準共通電圧生成回路と、メモリ回路とを備え、前記基準共通電圧生成回路は、基準共通電圧調整用の電子ボリュームを有し、前記メモリ回路は、複数の記憶セルを有するフューズメモリ素子を有し、前記電子ボリュームの調整値を記憶する。前記メモリ回路は、前記複数の記憶セルを有するフューズメモリ素子と、レジスタと、制御回路とを有する。【選択図】図1
請求項(抜粋):
複数の画素と、
前記複数の画素を駆動する駆動回路とを具備する表示装置であって、
前記各画素は、画素電極と、
前記画素電極に対向する対向電極とを有し、
前記駆動回路は、前記対向電極に共通電圧を入力する共通電圧生成回路を備え、
前記共通電圧生成回路は、基準共通電圧を生成する基準共通電圧生成回路と、
メモリ回路とを備え、
前記基準共通電圧生成回路は、基準共通電圧調整用の電子ボリュームを有し、
前記メモリ回路は、複数の記憶セルを有するフューズメモリ素子を有し、前記電子ボリュームの調整値を記憶することを特徴とする表示装置。
IPC (3件):
G09G 3/36
, G09G 3/20
, G02F 1/133
FI (4件):
G09G3/36
, G09G3/20 624C
, G09G3/20 612E
, G02F1/133 550
Fターム (30件):
2H093NA16
, 2H093NA80
, 2H093NC13
, 2H093NC28
, 2H093NC34
, 2H093NC35
, 2H093ND49
, 2H093ND54
, 5C006AC25
, 5C006AF13
, 5C006AF46
, 5C006AF51
, 5C006AF52
, 5C006BB16
, 5C006BF09
, 5C006BF42
, 5C006FA18
, 5C006FA38
, 5C006FA51
, 5C080AA10
, 5C080BB05
, 5C080DD14
, 5C080DD18
, 5C080DD27
, 5C080FF11
, 5C080GG12
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ07
引用特許:
前のページに戻る