特許
J-GLOBAL ID：200903017791168622
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
松本 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-212747
公開番号（公開出願番号）：特開平8-078473
出願日： 1994年09月06日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】TABテープキャリアを使用していながら、LSIチップからはみ出してボール端子を形成できるようにして、多端子チップの搭載を可能にする。【構成】LSIチップ6は周辺部に多数のチップ電極13が形成される。チップ6にこれより面積の大きい絶縁性フィルム11を貼着する。フィルム11は、チップ電極13を露出させるスリット18を周辺部に形成して、スリット18によりチップ裏面に対応する内側部21とチップ6よりはみ出す外側部22とに区画形成される。フィルム11上に形成される配線パターン7は、フィルム11の内側部21および外側部22に形成される。その一端はスリット18上に左右両方向から延びてスリット18内でチップ電極13と接続される。他端に端子形成用ランド17が形成され、その上にボール端子5が形成される。これによりチップ裏面のみならずチップ裏面の外側にも端子5が形成でき、端子数を増やせる。
請求項（抜粋）：
チップの一面の周辺部に沿って多数のチップ電極を形成したLSIチップと、該LSIチップより面積が大きくて、上記チップの一面に貼着され、該一面上のチップ電極を露出させるスリットを周辺部に形成して、該スリットによりチップ裏面に対応する内側部とチップよりはみ出す外側部とに区画形成された絶縁性フィルムと、上記絶縁性フィルムの内側部および外側部の表面に形成されて、一端が上記スリット上に延びてスリット内で上記チップ電極と接続され、他端に端子形成用ランドを有する配線パターンと、上記端子形成用ランド上に形成された外部接続用のボール端子またはピン端子とを備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 21/60 311
, H01L 23/12
