特許
J-GLOBAL ID:200903017956490206
貼り合わせ半導体基板
発明者:
出願人/特許権者:
代理人 (1件):
北野 好人
公報種別:公開公報
出願番号(国際出願番号):特願平5-316681
公開番号(公開出願番号):特開平7-169925
出願日: 1993年12月16日
公開日(公表日): 1995年07月04日
要約:
【要約】【目的】本発明は、半導体活性層上に形成する露光パターン歪みの発生を抑制して、素子の歩留りを向上することができる貼り合わせ半導体基板を提供することを目的とする。【構成】初期酸素濃度が1.3×10cm-3以下の単結晶シリコンからなるシリコン支持基板10上に、例えば厚さ500nmのシリコン酸化膜12を介して、比抵抗5Ωcm、結晶面(100)をもつp型単結晶シリコンからなるシリコン活性層14が形成されている。そしてこのように構成されている貼り合わせ半導体基板のシリコン活性層14に、種々の素子が造り込まれるようになっている。
請求項(抜粋):
半導体活性層と半導体支持基板とが絶縁膜を介して貼り合わされている貼り合わせ半導体基板において、前記半導体支持基板中に予め含有され、前記貼り合わせ半導体基板を熱処理する際に析出し得る不純物の濃度が、所定値以下であることを特徴とする貼り合わせ半導体基板。
IPC (4件):
H01L 27/12
, C30B 33/00
, H01L 21/02
, H01L 21/20
引用特許:
審査官引用 (6件)
-
特開平4-313211
-
半導体基板の製造方法
公報種別:公開公報
出願番号:特願平3-327189
出願人:富士通株式会社
-
特開昭60-097619
全件表示
前のページに戻る