特許
J-GLOBAL ID：200903018045063170

CMOSイメージセンサおよびその製造方法

発明者：
國見 仁久

國見 仁久 について

, 
パイン ベダブラータ

パイン ベダブラータ について


出願人/特許権者：
旭化成エレクトロニクス株式会社

旭化成エレクトロニクス株式会社 について


代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2006-257658
公開番号（公開出願番号）：特開2008-078489
出願日： 2006年09月22日
公開日（公表日）： 2008年04月03日
要約：
【課題】暗電流のさらなる低減が可能であり、低消費電力化と高感度化の両方を実現可能としたCMOSイメージセンサおよびその製造方法を提供する。【解決手段】光電変換により電子を蓄積するN型不純物層(PD)5と、PDに蓄積された電荷をN型不純物層(FD)21に転送する選択トランジスタと、を備えたCMOSイメージセンサであって、選択トランジスタのゲート電極10はP型ポリシリコン11とN型ポリシリコン13とで構成されており、PD側にP型ポリシリコン11が配置され、FD側にN型ポリシリコン13が配置されている。このような構成であれば、転送トランジスタのチャネル領域(転送チャネル領域)に電子e-をFD側へ引き寄せるようなポテンシャル勾配が生じるので、転送チャネル領域からPDへの電子e-の流入を抑制することができる。【選択図】 図6
請求項（抜粋）：
半導体基板に形成されたフォトダイオードと、 前記フォトダイオードに蓄積された電荷を所定領域に転送するために前記半導体基板に形成された転送トランジスタと、を備えたCMOSイメージセンサであって、 前記転送トランジスタは、 前記半導体基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、を有し、 前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、仕事関数が異なる複数種類の層が前記電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするCMOSイメージセンサ。
IPC (2件)：
H01L 27/146 ,  H04N 5/335
FI (2件)：
H01L27/14 A ,  H04N5/335 E
Fターム (24件)：
4M118AA01 ,  4M118AA03 ,  4M118AA04 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118DA21 ,  4M118DA28 ,  4M118DD04 ,  4M118DD12 ,  4M118EA01 ,  4M118EA03 ,  4M118EA06 ,  4M118EA07 ,  4M118EA16 ,  4M118FA06 ,  4M118FA33 ,  5C024CX32 ,  5C024CX41 ,  5C024CY42 ,  5C024CY47 ,  5C024GX03 ,  5C024GX16 ,  5C024GY31
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM