特許
J-GLOBAL ID：200903018064474407

半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ

発明者：
小池 典雄

小池 典雄 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-327923
公開番号（公開出願番号）：特開2006-140284
出願日： 2004年11月11日
公開日（公表日）： 2006年06月01日
要約：
【課題】 高精度のNBTI寿命モデルおよびTDDB寿命モデルを新たに作成し、該モデルを使用することにより、高精度で応用範囲の広いNBTI劣化シミュレーションおよびTDDB故障シミュレーションを実現する。 【解決手段】 半導体装置を構成するMOSトランジスタのNBTI劣化の予測値に基づき半導体装置の信頼性シミュレーションを行う際に、MOSトランジスタに対する累積NBTIストレス量を表すパラメータAgeを、Age=C・∫[(Ih/Area)m ]dt(但し、IhはMOSトランジスタのゲート絶縁膜を流れる正孔電流であり、AreaはMOSトランジスタのゲート面積であり、tはNBTIストレス時間であり、mはモデルパラメータであり、Cは比例定数である)で表されるモデル式を用いて算出する。【選択図】 図3
請求項（抜粋）：
半導体装置を構成するMOSトランジスタのNBTI劣化の予測値に基づいて前記半導体装置の信頼性シミュレーションを行う方法であって、 前記MOSトランジスタに対する累積NBTIストレス量を表すパラメータAgeを、 Age=C・∫[(Ih/Area)m ]dt (但し、Ihは前記MOSトランジスタのゲート絶縁膜を流れる正孔電流であり、Areaは前記MOSトランジスタのゲート面積であり、tはNBTIストレス時間であり、mはモデルパラメータであり、Cは比例定数である)で表されるモデル式を用いて算出することを特徴とする半導体装置の信頼性シミュレーション方法。
IPC (7件)：
H01L 29/78 ,  H01L 21/336 ,  G06F 17/50 ,  H01L 21/00 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (6件)：
H01L29/78 301Z ,  G06F17/50 666Y ,  H01L21/00 ,  H01L21/82 C ,  H01L21/82 T ,  H01L27/04 T
Fターム (13件)：
5B046AA08 ,  5B046BA03 ,  5B046JA03 ,  5B046JA04 ,  5F038AV06 ,  5F038EZ09 ,  5F038EZ10 ,  5F038EZ20 ,  5F064HH06 ,  5F064HH09 ,  5F140AA39 ,  5F140DB04 ,  5F140DB10
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM