特許

J-GLOBAL ID：200903018083116830

マグネチックラム

発明者： 車 宣龍
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (2件)： 荒船 博司 ,  荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2004-193995
公開番号（公開出願番号）：特開2005-191523
出願日： 2004年06月30日
公開日（公表日）： 2005年07月14日
要約：

【課題】 必要とするラインの個数を減少し単位セルの面積が8F2となるDRAMと類似する構造のマグネチックラムに関する。【解決手段】 マグネチックラムは素子分離膜により定義され所定の間隔を置いてマトリックス状に配置される活性領域と、活性領域に垂直な方向に延びて活性領域を3分割するワードラインと、ワードラインの間に備えられワードラインに平行な方向に延びる書込みワードラインと、ワードラインに垂直な方向に延びて活性領域に重畳するよう備えられるビットラインと、ビットラインに平行な方向に延びて2つのビットラインの間毎に1つずつ備えられるグラウンドラインと、ビットライン及び書込みワードラインの交差点毎に形成されるMTJセルとを備え、MTJセルの上部面及び下部面はそれぞれビットライン及びワードラインの両側のドレイン領域に電気的に接続され、グラウンドラインはワードラインの間のソース領域に電気的に接続されている。【選択図】図1

請求項（抜粋）：

素子分離膜により定義され、所定の間隔を置いてマトリックス状に配置される活性領域と、 前記活性領域に垂直な方向に延びて、前記活性領域を3分割するワードラインと、 前記ワードラインの間に備えられ、前記ワードラインに平行な方向に延びる書込みワードラインと、 前記ワードラインと垂直な方向に延びて、前記活性領域と重畳するように備えられるビットラインと、 前記ビットラインと平行な方向に延びて、2つのビットラインの間毎に1つずつ備えられるグラウンドラインと、 前記ビットライン及び前記書込みワードラインの交差点毎に形成されるMTJセルとを備え、 前記MTJセルの上部面及び下部面は、それぞれ前記ビットライン及び前記ワードラインの両側のドレイン領域に電気的に接続され、前記グラウンドラインは前記ワードラインの間のソース領域に電気的に接続されることを特徴とするマグネチックラム。

IPC (2件)：

H01L27/105 ,  H01L43/08

FI (2件)：

H01L27/10 447 ,  H01L43/08 Z

Fターム (6件)：

5F083FZ10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083MA06 ,  5F083MA19

引用特許：

審査官引用 (3件)

• 磁気ランダムアクセスメモリ
  公報種別：公開公報   出願番号：特願2001-037140   出願人：株式会社東芝
• 記憶装置
  公報種別：公開公報   出願番号：特願2001-060299   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2002-284447   出願人：株式会社東芝