特許
J-GLOBAL ID:200903018263709359

不揮発性メモリの制御方法

発明者:
出願人/特許権者:
代理人 (1件): 東島 隆治
公報種別:公開公報
出願番号(国際出願番号):特願2001-197388
公開番号(公開出願番号):特開2003-015929
出願日: 2001年06月28日
公開日(公表日): 2003年01月17日
要約:
【要約】【課題】 ブロックを上書きしている途中に、記憶装置の電源遮断やリセット命令等で強制的な中断が発生した場合でも、消去したはずのデータが消去されていなかったり、書き込みしたはずのデータが消失したりすることがない不揮発性メモリの制御方法を提供する。【解決手段】 ブロックの最終ページにデータを書き込む際、そのブロックの最終ページの冗長領域に設けたブロックデータ有効化フラグを0(有効)にすることにより、そのブロックを有効化する。さらに、新旧判定用のカウンタを設けることにより前記解決手段において対処できない場合でもデータを保護することができる。
請求項(抜粋):
複数のブロックを有し、前記ブロックは複数のページを有し、前記ページはデータを書き込むデータ領域と冗長領域とを有し、前記ブロックの最初の前記ページの前記冗長領域は、そのブロックに書き込まれた前記データが無効か否かを示し且つ不揮発性メモリが消去された状態において前記データが無効でないことを示すブロックデータ無効化フラグを有し、前記ブロックの最後の前記ページの前記冗長領域は、そのブロックに書き込まれた前記データが有効か否かを示し且つ不揮発性メモリが消去された状態において前記データが有効でないことを示すブロックデータ有効化フラグを有する、不揮発性メモリの制御方法であって、前記データ領域にデータを書き込むデータ書き込みステップと、前記データを書き込んだ前記データ領域を有する前記ブロックの前記ブロックデータ有効化フラグを、前記データが有効であることを示すようにする有効化ステップと、を有することを特徴とする不揮発性メモリの制御方法。
IPC (3件):
G06F 12/00 542 ,  G06F 12/16 340 ,  G11C 16/02
FI (4件):
G06F 12/00 542 M ,  G06F 12/16 340 P ,  G11C 17/00 601 P ,  G11C 17/00 601 E
Fターム (11件):
5B018GA04 ,  5B018HA22 ,  5B018NA06 ,  5B018QA05 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AE05 ,  5B025AE08 ,  5B082DB03 ,  5B082JA06
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る