特許
J-GLOBAL ID：200903018629978960

半導体パッケージ、及びリードフレームの製造方法

発明者：
大沢 健治

大沢 健治 について

, 
佐藤 一裕

佐藤 一裕 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-216227
公開番号（公開出願番号）：特開平10-065045
出願日： 1996年08月16日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 ストレスによるチップ表面での接合部破断を回避できると同時に、放射線の影響を抑えることができ、且つ高速封止を可能とした半導体パッケージを提供する。【解決手段】 チップ表面の周縁部に複数の電極パッド3が形成され、そのパッド形成領域の内側を有効素子領域4としてなる半導体チップ2と、半導体チップ2の有効素子領域4上に積層された絶縁性の厚膜保護層6と、絶縁膜11によって保護されたアウターリード10bとこれから一体に延出したインナーリード10aとからなり、アウターリード10b上に外部接続電極12が形成され且つインナーリード10aの先端が半導体チップ2の電極パッド3に接続された複数のリード10と、半導体チップ2を囲む状態で設けられた補強プレート7と、半導体チップ1の周辺領域に充填された封止樹脂15とを備える。
請求項（抜粋）：
チップ表面の周縁部に複数の電極パッドが形成され、そのパッド形成領域の内側を有効素子領域としてなる半導体チップと、前記半導体チップの有効素子領域上に積層された絶縁性の厚膜保護層と、絶縁膜によって保護されたアウターリードと該アウターリードから一体に延出したインナーリードとからなり、前記アウターリード上に外部接続電極が形成され且つ前記インナーリードの先端が前記半導体チップの電極パッドに接続された複数のリードと、前記半導体チップを囲む状態で設けられた補強プレートと、前記半導体チップの周辺領域に充填された封止樹脂とを備えたことを特徴とする半導体パッケージ。
IPC (3件)：
H01L 23/12 ,  H01L 21/60 311 ,  H01L 23/50
FI (3件)：
H01L 23/12 L ,  H01L 21/60 311 R ,  H01L 23/50 Y
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM