特許
J-GLOBAL ID:200903018728802440
半導体装置
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-124100
公開番号(公開出願番号):特開2002-033328
出願日: 1994年09月19日
公開日(公表日): 2002年01月31日
要約:
【要約】【課題】 画素部と、画素部を駆動するドライバーを同一基板上に一体化した半導体装置を提供する。【解決手段】 画素を駆動するインバータ回路のNチャネル型薄膜トランジスタは、ゲイト電極と高抵抗不純物領域をオーバーラップさせて、ホットキャリヤによる劣化を抑制し、オン電流を増加させる構成とする。他方、画素部の薄膜トランジスタは、高抵抗不純物領域とゲイト電極をオーバーラップさせないようにして、リーク電流を抑え、オン電流とオフ電流比を向上させる。
請求項(抜粋):
Nチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタとを有するインバータと薄膜トランジスタを有する画素部とを同一の基板上に有する半導体装置であって、前記インバータ回路のNチャネル型薄膜トランジスタ、前記画素部の薄膜トランジスタは、ゲイト電極と、ゲイト絶縁膜と、チャネル形成領域、高抵抗不純物領域および低抵抗不純物領域とが設けられた半導体膜を有し、前記インバータのNチャネル型薄膜トランジスタのゲイト電極は、前記ゲイト絶縁膜を介して、前記高抵抗不純物領域と一部重なり、前記画素部の薄膜トランジスタのゲイト電極は、前記ゲイト絶縁膜を介して、前記高抵抗不純物領域と重なっていないことを特徴とする半導体装置。
IPC (7件):
H01L 21/336
, G02F 1/1345
, G02F 1/1368
, H01L 21/8238
, H01L 27/08 331
, H01L 27/092
, H01L 29/786
FI (8件):
G02F 1/1345
, G02F 1/1368
, H01L 27/08 331 E
, H01L 29/78 616 A
, H01L 29/78 617 A
, H01L 29/78 612 B
, H01L 29/78 613 A
, H01L 27/08 321 D
Fターム (86件):
2H092GA59
, 2H092JA25
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JA46
, 2H092KA04
, 2H092KA05
, 2H092KA10
, 2H092KA12
, 2H092KA18
, 2H092KB25
, 2H092MA05
, 2H092MA07
, 2H092MA08
, 2H092MA15
, 2H092MA18
, 2H092MA24
, 2H092MA26
, 2H092MA27
, 2H092MA30
, 2H092NA22
, 2H092NA24
, 2H092NA27
, 2H092NA29
, 5F048AB10
, 5F048AC04
, 5F048BA16
, 5F048BB09
, 5F048BC06
, 5F048BE08
, 5F048BG07
, 5F110AA16
, 5F110BB02
, 5F110BB04
, 5F110BB10
, 5F110BB11
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110DD13
, 5F110EE01
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE06
, 5F110EE08
, 5F110EE14
, 5F110EE34
, 5F110EE43
, 5F110EE44
, 5F110FF02
, 5F110FF28
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG25
, 5F110GG35
, 5F110GG45
, 5F110GG47
, 5F110HJ01
, 5F110HJ02
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HK05
, 5F110HK33
, 5F110HK40
, 5F110HL01
, 5F110HL03
, 5F110HL11
, 5F110HM14
, 5F110HM15
, 5F110NN04
, 5F110NN23
, 5F110NN35
, 5F110NN78
, 5F110PP01
, 5F110PP03
, 5F110PP10
, 5F110PP13
, 5F110QQ11
, 5F110QQ24
引用特許:
前のページに戻る