特許
J-GLOBAL ID：200903018930814972
CMOS型SRAMセル及びこれを用いた半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平8-077459
公開番号（公開出願番号）：特開平9-270468
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】アクセスを高速化する。【解決手段】SRAMセルは長手方向を有する矩形であり、nMOSトランジスタQN1及びQN3が該矩形の長手方向一端側領域13Aに配置され、nMOSトランジスタQN2及びQN4が該一端側と反対側の領域13Bに配置され、pMOSトランジスタQP1及びQP2が矩形の中央部に配置され、領域13Aと領域12との間及び領域13Bと領域12との間に素子分離領域14A及び14Bが形成され、pMOSトランジスタQP1及びQP2がそれぞれ領域12内のnMOSトランジスタQN1側及びQN2側に配置され、ビット線方向が該長手方向と直角であり、ワード線方向が該長手方向と平行である。nMOSトランジスタQN1、QN4及びpMOSトランジスタQP1がそれぞれ領域13A、13B及び12の該直角な方向の一端側に配置され、nMOSトランジスタQN3、QN2及びpMOSトランジスタQP2が該一端側と反対側に配置されている。
請求項（抜粋）：
クロス接続された第1及び第2のnMOSトランジスタと、該第1及び第2のnMOSトランジスタのドレインと電源線との間にそれぞれ接続された第1及び第2のpMOSトランジスタとを備えたSRAMセルを有する半導体装置において、該第1及び第2のnMOSトランジスタが形成される基板表面のnMOS形成領域及び該第1及び第2のpMOSトランジスタが形成される基板表面のpMOS形成領域の延在方向がそれぞれビット線の延在方向と平行であることを特徴とする半導体装置。
IPC (2件)：
H01L 21/8244
, H01L 27/11
