特許
J-GLOBAL ID：200903018989999968

半導体記憶装置

発明者：
竹原 聡

竹原 聡 について


出願人/特許権者：
旭化成マイクロシステム株式会社

旭化成マイクロシステム株式会社 について


代理人 (1件)： 森 哲也 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-087250
公開番号（公開出願番号）：特開平11-288594
出願日： 1998年03月31日
公開日（公表日）： 1999年10月19日
要約：
【要約】【課題】装置全体の動作がセンスアンプ規律とならないようにする。【解決手段】クロックに同期してアドレス信号をシリアルに入力するシフトレジスタ11と、下位側アドレス、上位側アドレス、およびアドレスLSBであるA0 (またはA0 を反転したもの)を出力するアドレスバッファ21と、CL0〜CL7のいずれかを選択するカラムデコーダ33と、WL0〜WLmのいずれかを選択するローデコーダ34と、メモリセルを複数有するメモリセル群51と、ビット線トランスファーゲート41と、2組のセンスアンプ兼ラッチ回路61、62と、P型MOSFET80およびN型MOSFET81のドレイン、ソース同士を接続すると共に、P型MOSFET82およびN型MOSFET83のドレイン、ソース同士を接続した選択部85とを有している。
請求項（抜粋）：
シリアル入力されるNビット(Nは自然数)のアドレス信号(AN-1 〜A0 )に対応するメモリセルに記憶されたデータを出力する装置であって、前記アドレス信号のうち最初にシリアル入力されるもの(AN-1 )からMビット(Mは、1≦M≦N-2なる自然数)のアドレス信号(AN-1 〜AN-M )をデコードして、このアドレス信号(AN-1 〜AN-M )で指示されるメモリセルを総て選択するデコード部と、アドレス信号(AN-1 〜A0 )で選択されるべき総てのメモリセルに必要なセンスアンプの数の2N-M 倍の数のセンスアンプを備えるセンスアンプ部と、各センスアンプでのデータ確定動作後に、前記最初からMビットのアドレス信号の残りのアドレス信号(AN-M-1 〜A0 )により、いずれかのセンスアンプでの確定結果を選択出力する選択部と、を含んでなることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/41 ,  G11C 8/04
FI (2件)：
G11C 11/34 301 D ,  G11C 8/04
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平6-061695   出願人：日本電気株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平6-194012   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
  • 半導体メモリ装置およびそのアクセス方法
    公報種別：公開公報   出願番号：特願平6-295425   出願人：サムソンエレクトロニクスカンパニーリミテッド

前のページに戻る

TOP

BOTTOM