特許
J-GLOBAL ID:200903019233896215

イメージセンサの画素アレイ領域、その構造体及びその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 志賀 正武 ,  渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2003-144027
公開番号(公開出願番号):特開2004-023097
出願日: 2003年05月21日
公開日(公表日): 2004年01月22日
要約:
【課題】イメージセンサの画素アレイ領域、その構造体及びその製造方法を提供する。【解決手段】本発明による画素アレイ領域は、行及び列に沿って二次元的に配列された複数の画素を有する。前記画素の各々は光素子、前記光素子に直列連結された少なくとも一つのスイッチング素子及び前記光素子及び電源の間に介在されたバイパス素子を具備する。前記光素子及び前記バイパス素子の間のポテンシャル障壁は前記光素子及び前記少なくとも一つのスイッチング素子の間のポテンシャル障壁よりも低い。これによって、前記光素子内に過剰電荷が生成されても、前記過剰電荷は前記バイパス素子を通じて前記電源に流れる。結果的に、前記光素子内の過剰電荷が前記スイッチング素子を通じて出力ポート(outputport)に流れるか、前記光素子と隣接した他の画素内に注入されることを防止することができる。【選択図】 図1
請求項(抜粋):
行及び列に沿って二次元的に配列された複数の画素を有するイメージセンサの画素アレイ領域において、前記画素の各々は、 光素子と、 前記光素子に直列連結された少なくとも一つのスイッチング素子と、 前記光素子と接続された一端子を有するバイパス素子とを含み、 前記バイパス素子の他の端子は電源に接続されることを特徴とするイメージセンサの画素アレイ領域。
IPC (2件):
H01L27/146 ,  H04N5/335
FI (2件):
H01L27/14 A ,  H04N5/335 E
Fターム (17件):
4M118AB01 ,  4M118BA14 ,  4M118CA03 ,  4M118CA04 ,  4M118CA32 ,  4M118EA06 ,  4M118EA14 ,  4M118FA14 ,  4M118FA19 ,  4M118FA28 ,  4M118FA33 ,  4M118FA42 ,  5C024CX12 ,  5C024GX03 ,  5C024GY38 ,  5C024HX40 ,  5C024HX50
引用特許:
審査官引用 (13件)
全件表示

前のページに戻る