特許
J-GLOBAL ID：200903019340711643

半導体装置およびその製造方法

発明者：
渡辺 学

渡辺 学 について

, 
小田 佳典

小田 佳典 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平10-349597
公開番号（公開出願番号）：特開2000-174202
出願日： 1998年12月09日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 設置スペースを必要とすることなく出力電流を検出でき、配線用のスペースおよび組み立て工数の低減を可能にすることを目的とする。【解決手段】 パワー素子からなるインバータ11とこれを駆動するプリドライバ12と保護回路13とを搭載して同一パッケージに組み込んだインテリジェント・パワー・モジュール(IPM)3において、インバータ11の出力にシャント抵抗31を設け、このシャント抵抗31の両端電圧を外部装置に取り出すことができるように構成した。これにより、IPM3を組み込んだインバータ装置の出力電流を大きな設置スペースを必要とするカレントトランスを用いることなく検出することができる。また、IPM3のモジュール端子とインバータ装置の端子台とを一体化し、モジュール端子と端子台とを接続するために線材および接続用取り付けねじを不要とした。
請求項（抜粋）：
パワー半導体とドライブ回路と保護回路とを同一パッケージに組み込んだ半導体装置において、前記パワー半導体の出力ラインに直列に設けられた出力電流検出用のシャント抵抗と、前記シャント抵抗の両端から配線パターンにより引き出されて外部装置と接続可能とすることができる制御ピンと、を備えていることを特徴とする半導体装置。
IPC (2件)：
H01L 25/07 ,  H01L 25/18
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM