特許
J-GLOBAL ID：200903019646767995

半導体装置の製造方法

発明者：
米倉 和賢

米倉 和賢 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (4件)： 児玉 俊英 ,  大岩 増雄 ,  竹中 岑生 ,  村上 啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2002-262187
公開番号（公開出願番号）：特開2004-103747
出願日： 2002年09月09日
公開日（公表日）： 2004年04月02日
要約：
【課題】アッシング処理によりレジスト除去を行う場合に、低誘電率膜の膜特性が劣化することを抑制する半導体装置の製造方法を得ることを目的とする。【解決手段】低誘電率膜にて成る層間絶縁膜104を有するデバイスをウェハ上に備えた半導体装置の製造方法において、層間絶縁膜104上に形成されたレジスト105をアッシング処理にて除去する工程を、窒素ガスを用い、かつ、プラズマ生成とウェハへのイオンの引き込みとを別々の電源にて制御している装置を用いる場合には50〜300WのRFバイアスをウェハに印加し、プラズマ生成とイオンの引き込みとを同じ電源にて制御している装置を用いる場合には100〜700WのRFバイアスをウェハに印加するものである。【選択図】 図1
請求項（抜粋）：
低誘電率膜にて成る層間絶縁膜を有するデバイスをウェハ上に備えた半導体装置の製造方法において、上記層間絶縁膜上に形成された被処理膜をアッシング処理にて除去する工程を、窒素ガスを用い、かつ、プラズマ生成とウェハへのイオンの引き込みとを別々の電源にて制御している装置を用いる場合には50〜300WのRFバイアスを上記ウェハに印加し、プラズマ生成とイオンの引き込みとを同じ電源にて制御している装置を用いる場合には100〜700WのRFバイアスを上記ウェハに印加することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/3065 ,  H01L21/768
FI (2件)：
H01L21/302 104H ,  H01L21/90 A
Fターム (39件)：
5F004AA08 ,  5F004BA04 ,  5F004BB18 ,  5F004BD01 ,  5F004CA03 ,  5F004DA00 ,  5F004DA24 ,  5F004DA25 ,  5F004DB26 ,  5F004EB08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033MM01 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR23 ,  5F033RR29 ,  5F033TT02 ,  5F033TT04 ,  5F033WW04 ,  5F033WW07 ,  5F033XX01 ,  5F033XX21 ,  5F033XX24
引用特許：
審査官引用 (5件)
  • アッシング方法
    公報種別：公開公報   出願番号：特願平9-013471   出願人：ソニー株式会社
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平11-165681   出願人：日本電気株式会社
  • プラズマ処理方法
    公報種別：公開公報   出願番号：特願平10-170657   出願人：東京エレクトロン株式会社
全件表示

前のページに戻る

TOP

BOTTOM