特許
J-GLOBAL ID：200903019667164794

磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法

発明者：
岩田 佳久

岩田 佳久 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-374716
公開番号（公開出願番号）：特開2004-206796
出願日： 2002年12月25日
公開日（公表日）： 2004年07月22日
要約：
【課題】読み出しビット線に接続するMTJ素子の数を実効的に減少させ、誤読み出しを抑制する。【解決手段】磁気ランダムアクセスメモリは、ブロックBK11内に設けられた複数のMTJ素子12と、これらMTJ素子12の一端にそれぞれ独立して接続されたワード線WL1,WL2,WL3,WL4と、MTJ素子12の他端に共通して接続された読み出し副ビット線RBL’と、この読み出し副ビット線RBL’に電流経路の一端が接続されたブロック選択スイッチRSWと、ブロック選択スイッチRSWの電流経路の他端に接続された第1の読み出し主ビット線RBLとを具備する。【選択図】 図1
請求項（抜粋）：
磁気抵抗効果を利用してデータを記憶する複数の磁気抵抗効果素子で1ブロックが構成され、このブロックがロウ方向及びカラム方向に複数個配置されたメモリセルアレイを有する磁気ランダムアクセスメモリであって、 第1のブロック内に設けられた複数の第1の磁気抵抗効果素子と、 前記複数の第1の磁気抵抗効果素子の一端にそれぞれ独立して接続され、前記ロウ方向に延在された複数の第1のワード線と、 前記複数の第1の磁気抵抗効果素子の他端に共通して接続された第1の読み出し副ビット線と、 前記第1の読み出し副ビット線に電流経路の一端が接続された第1のブロック選択スイッチと、 前記第1のブロック選択スイッチの前記電流経路の他端に接続され、前記カラム方向に延在された第1の読み出し主ビット線と を具備することを特徴とする磁気ランダムアクセスメモリ。
IPC (3件)：
G11C11/15 ,  H01L27/105 ,  H01L43/08
FI (4件)：
G11C11/15 130 ,  G11C11/15 150 ,  H01L43/08 Z ,  H01L27/10 447
Fターム (14件)：
5F083FZ10 ,  5F083GA10 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA09 ,  5F083ZA21
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM