特許
J-GLOBAL ID:200903019742263710
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2005-316247
公開番号(公開出願番号):特開2006-196869
出願日: 2005年10月31日
公開日(公表日): 2006年07月27日
要約:
【課題】III-V族窒化物半導体からなる複数の素子を導電性を持たせた半導体基板上に集積化できるようにする。【解決手段】半導体装置は、上部に互いに間隔をおいて形成され且つp型不純物が導入されてなる第1の極性反転領域12A及び第2の極性反転領域12Bが形成されたn型シリコンからなる半導体基板11を有している。半導体基板11における各極性反転領域12A、12Bの上には、それぞれがIII-V族窒化物半導体からなる、第1の活性層14Aを含む第1のHFET10Aと、第2の活性層14Bを含む第2のHFET10Bとが互いに独立して形成されており、各HFET10A、10B同士は配線22により電気的に接続されている。【選択図】図1
請求項(抜粋):
上部に互いに間隔をおいて形成された第1導電型の不純物が導入されてなる複数の極性反転領域を有する第2導電型の半導体基板と、
前記各極性反転領域の上にそれぞれ選択的に形成され、それぞれがIII-V族窒化物半導体からなる独立した活性層を有する複数の半導体素子と、
前記各半導体素子同士を電気的に接続する配線とを備えていることを特徴とする半導体装置。
IPC (1件):
FI (1件):
Fターム (16件):
5F102FA00
, 5F102FA08
, 5F102GA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ03
, 5F102GJ10
, 5F102GK04
, 5F102GK08
, 5F102GV08
, 5F102HC01
, 5F102HC07
, 5F102HC10
, 5F102HC15
, 5F102HC19
引用特許:
出願人引用 (3件)
-
特許第2996169号公報
-
特許第3409958号公報
-
米国特許第6825559号公報
審査官引用 (5件)
-
特開平4-290445
-
半導体デバイスおよび電極形成方法
公報種別:公開公報
出願番号:特願2001-121730
出願人:古河電気工業株式会社
-
特開平1-140643
全件表示
前のページに戻る