特許
J-GLOBAL ID：200903019791498919
メモリー欠陥処理装置及びその方法
発明者：
出願人/特許権者：
代理人 (2件)：
三好 秀和
, 三好 保男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-365981
公開番号（公開出願番号）：特開2004-102981
出願日： 2002年12月18日
公開日（公表日）： 2004年04月02日
要約：
【課題】本発明は、カード型メモリーに対する欠陥位置を検出し、欠陥にかかわらずメモリーカードが使用できるメモリー欠陥処理装置及びその方法に関する。【解決手段】メモリーに対して機能テストを行う第1段階S70、S71;前記結果に基づき前記メモリーに欠陥が無ければ欠陥無し情報を提供し、欠陥が在れば次の段階に進む第2段階S72、S73;前記欠陥が発生した場合、その欠陥を有するメモリーの該当ブロックに対してデフェクトフリーを実行したのかを判断する第3段階S74;前記デフェクトフリーを実行していなければその欠陥メモリーブロックに対してデフェクトフリーを行う第4段階S75;前記欠陥が重大でなければ欠陥を有するメモリーの交替情報を提供する第5段階S76、S77;前記重大欠陥であれば該当メモリーカードの廃棄情報を提供する第6段階S78を備える。【選択図】 図7
請求項（抜粋）：
初期メモリーに対する欠陥テストの実行を制御し、以降のメモリーに対するリードまたはライトを制御するコンピュータ制御部110と、
前記コンピュータ制御部110の制御によりメモリーを駆動し、前記コンピュータ制御部110の制御によりメモリーに対する欠陥テストの実行及びメモリーのリードまたはライトを制御するメモリーカード駆動部120と、
前記メモリーカード駆動部120を介した前記コンピュータ制御部110のテスト制御により、メモリーに対する欠陥テストを行い欠陥ブロックを検出すると欠陥ブロックに対するデフェクトフリーを行い前記欠陥ブロックの欠陥情報を該当メモリーの欠陥情報ルックアップテーブル(DLT)に追加し、以降前記コンピュータ制御部110のリードまたはライト制御において前記ルックアップテーブル(DLT)の欠陥情報に鑑みて該当メモリーに対するリードまたはライトを行うメモリーカード130と、
を具備することを特徴とするメモリー欠陥処理装置。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5B018GA06
, 5B018HA21
, 5B018HA24
, 5B018KA13
, 5B018KA18
, 5B018MA24
, 5B018NA06
, 5B018QA11
, 5B018RA03
