特許
J-GLOBAL ID：200903019933655430
波形酸化層スペーサ利用のメモリセル形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
竹本 松司 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-261105
公開番号（公開出願番号）：特開平9-326476
出願日： 1996年08月27日
公開日（公表日）： 1997年12月16日
要約：
【要約】【課題】 ハイキャパシティーのスタックキャパシタを製造でき、高密度スタックDRAMの生産、製造に役立つ方法の提供。【解決手段】 プラズマ増強式化学気相成長法で形成したプラズマ二酸化ケイ素と熱化学気相成長法により形成した熱化学気相成長二酸化ケイ素を交互に組み合わせて交替複層構造(Alternative Layers)を形成し、メモリセルのセルコンタクトの上方に波形酸化層スペーサ(CorrugatedOxide Spacer)を形成し、それによりキャパシタの下層電極(Storage Node)の表面積を増加し、大幅にキャパシタのキャパシティーを増すもので、このハイキャパシティーのスタックキャパシタを以て、千6百万ビット(16MB)以上の高密度スタックDRAMの生産、製造に応用できるものである。
請求項（抜粋）：
シリコン半導体基板(Silicon Semiconductor Substrate)上に場酸化層(Oxide)を形成し、電界効果トランジスタを隔離するのに用い、ゲート酸化層(Gage Oxide)、ゲート極、及びソースとドレイン極を含む電界効果トランジスタと、ワードライン(Word Line)とを形成し、一つの中性二酸化ケイ素層(Non-doped Silicate Glass)を形成し、一つの窒化ケイ素層(Silicon Nitride)を形成し、プラズマ二酸化ケイ素(PE-Oxide)と熱化学気相成長二酸化ケイ素(Thermal CVD Oxide)を交互に堆積してなる交替複層構造(Alternative Layers)を形成し、リソグラフィー技術を利用しキャパシタ区域(Capacitor Region)にホトレジストパターンを形成し、エッチング技術を利用し、上述の交替複層構造をエッチングし、該エッチングは上述の窒化ケイ素層で終止し、フッ化水素酸溶液を利用し側向エッチング(Lateral Etch)し一部分の上述のプラズマ二酸化ケイ素と熱化学気相成長二酸化ケイ素を除去し、上述の窒化ケイ素層と熱化学気相成長二酸化ケイ素の間、熱化学気相成長二酸化ケイ素と熱化学気相成長二酸化ケイ素の間に空腔(Cavity)を形成し、その後、ホトレジストパターンを除去し、エッチング技術を利用してキャパシタ区域をエッチングし窒化ケイ素層と中性二酸化ケイ素層を除去し、以て電界効果トランジスタのセルコンタクト(Cell Contact)を形成し、一つの第1ポリシリコン層を形成し、該第1ポリシリコン層は上述の空腔を満たすと共に、上述のセルコンタクトを跨ぐものとし、リソグラフィー技術とエッチング技術を利用して上述のキャパシタ区域をエッチングし第1ポリシリコン層を除去し、以てキャパシタの下層電極(Storage Node)を形成し、一つのキャパシタ誘電層(Capacitor Dielectric)を形成し、一つの第2ポリシリコンを形成し、該第2ポリシリコン層は不純物導入を経て(Doped)導電性を有するものとし、リソグラフィー技術とエッチング技術を利用し、上述の第2ポリシリコン層とキャパシタ誘電層をエッチングし、以てキャパシタを形成する、以上のステップを包括してなる、スタックDRAMの製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 A
, H01L 27/04 C
