特許

J-GLOBAL ID：200903019971494881

半導体装置の製造方法

発明者： 大井 誠
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-036346
公開番号（公開出願番号）：特開平10-233392
出願日： 1997年02月20日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】 半導体基板上にシリコン酸化膜及びシリコン窒化膜を順次積層させて、これら各膜をパターニングする際に、シリコン酸化膜の不必要な除去が生じるという問題点があった。【解決手段】 シリコン基板1上に第1のシリコン酸化膜40、第2のシリコン酸化膜42及びシリコン窒化膜43を順次積層し、両シリコン酸化膜40、42及びシリコン窒化膜43をパターニングする半導体装置の製造方法において、シリコン窒化膜43上に、パターニングされたレジスト45を形成し、レジスト45をマスクとして、燐酸にてシリコン窒化膜43をエッチングし、レジスト45をマスクとして、フッ酸にて両シリコン酸化膜40、42をエッチングする。

請求項（抜粋）：

半導体基板上にシリコン酸化膜及びシリコン窒化膜を順次積層し、上記シリコン酸化膜及び上記シリコン窒化膜をパターニングする半導体装置の製造方法において、上記シリコン窒化膜上に、パターニングされたレジストを形成する工程と、上記レジストをマスクとして、燐酸にて上記シリコン窒化膜をエッチングする工程と、上記レジストをマスクとして、フッ酸にて上記シリコン酸化膜をエッチングする工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/308 ,  H01L 21/3065 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 21/308 E ,  H01L 21/302 M ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (4件)

• 特開昭57-087135
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-295238   出願人：沖電気工業株式会社
• 浮動ゲート電界効果トランジスタ構造とその製造法
  公報種別：公開公報   出願番号：特願平3-228223   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-332108   出願人：三菱電機株式会社