不揮発性半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-167750
公開番号（公開出願番号）：特開2000-357784
出願日： 1999年06月15日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】高速化、高集積化された不揮発性記憶装置を提供する。【解決手段】行方向に複数本のSTIと第一導電型半導体層5とを交互に有するSIMOX基板1において、第一導電型半導体層5、ゲート絶縁膜25上に形成された、第一多結晶シリコン31、第二のゲート絶縁膜35、第二多結晶シリコン41からなる積層構造SSが形成され、その両側の第一導電型半導体層5中には、第二導電型ソース領域51及びドレイン領域55が形成されている。積層構造SS間であって列方向に隣接する複数のソース領域S間には、第二導電型のソース領域接続用半導体層63とその上とソース領域51上に形成される導電性膜71とからなる共通ソース線CSLとが形成される。

請求項（抜粋）：

半導体基板部と、該半導体基板部上に形成される絶縁層と、該絶縁層上に所定の間隔をあけて形成された行方向に延在するストライプ状の第一導電型半導体層と、隣接する前記第一導電型半導体層間に形成され、行方向に延在するトレンチ溝と、各トレンチ溝内に行方向に断続的にかつ列方向に全体として整合して形成され絶縁層が充填された複数の絶縁層充填部と、列方向に隣接する前記絶縁層充填部間で前記絶縁層中に形成された開口部と、少なくとも、前記第一導電型半導体層上に形成された第一ゲート絶縁膜と、該第一のゲート絶縁膜上に複数列形成され、前記絶縁層充填部上で列方向に分離された複数のフローティングゲートと、前記フローティングゲート上に形成された第二のゲート絶縁膜と、該第二のゲート絶縁膜上に形成され、複数の前記フローティングゲートと同列方向に延在する複数のコントロールゲートと、前記フローティングゲートの一方の側、かつ列方向に隣接する前記開口部間で前記第一導電型半導体層に形成され第二導電型を有するソース領域と、前記フローティングゲートの他方の側、かつ列方向に隣接する絶縁層充填部間で前記第一導電型半導体層に形成され第二導電型を有するドレイン領域と、少なくとも列方向に隣接する複数の前記ソース領域間の開口部に形成されているトレンチ溝内において前記半導体基板部上に形成され、前記ソース領域に連続し、第二導電型を有するソース領域接続用半導体層と、該ソース領域接続用半導体層および前記ソース領域上とで列方向に延在して形成される導電性膜とを含む不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 27/10 434 , H01L 29/78 371

Fターム (46件)：

5F001AA01 , 5F001AA25 , 5F001AA43 , 5F001AB08 , 5F001AC02 , 5F001AC03 , 5F001AD12 , 5F001AD15 , 5F001AD17 , 5F001AD18 , 5F001AD51 , 5F001AD52 , 5F001AD60 , 5F001AD70 , 5F001AE08 , 5F001AF10 , 5F001AG02 , 5F001AG10 , 5F001AG11 , 5F001AG12 , 5F001AG21 , 5F001AG30 , 5F001AG40 , 5F083EP02 , 5F083EP23 , 5F083EP68 , 5F083EP77 , 5F083ER22 , 5F083GA02 , 5F083GA09 , 5F083HA01 , 5F083HA02 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083KA01 , 5F083KA11 , 5F083KA16 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083NA01 , 5F083PR07 , 5F083PR33 , 5F083PR34 , 5F083PR36

引用特許：

出願人引用 (5件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-013454 出願人：シャープ株式会社
不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平5-187580 出願人：新日本製鐵株式会社
特開平4-209573

全件表示

前のページに戻る