特許
J-GLOBAL ID：200903020193543002
相変換記憶素子及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
志賀 正武
, 渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2003-362078
公開番号（公開出願番号）：特開2004-158852
出願日： 2003年10月22日
公開日（公表日）： 2004年06月03日
要約：
【課題】 相変換記憶素子及びその製造方法を提供する。 【解決手段】 この記憶素子は半導体基板上に形成された下部電極と、下部電極上に形成された相変換パターンと、相変換パターン上に形成された上部電極と、を含む。上部電極は前記下部電極の上部に下部電極に向かうチップを有する。この記憶素子の製造方法は、下部電極に向かうデントを有する相変換膜上に導電膜を形成することによって下部電極に向かうチップを有する上部電極を形成する。したがって、上部電極のチップに向けて電界が集中することによって相変換膜を通じて流れる電流の密度を高めることができる。【選択図】 図6
請求項（抜粋）：
半導体基板上に形成された下部電極と、
前記下部電極上に形成された相変換パターンと、
前記相変換パターン上に形成された上部電極と、を含み、
前記上部電極は前記下部電極の上部に前記下部電極に向かうチップを有することを特徴とする相変換記憶素子。
IPC (3件)：
H01L27/10
, G11C13/00
, H01L45/00
H01L27/10 451
, G11C13/00 A
, H01L45/00 A
5F083FZ10
, 5F083JA05
, 5F083JA40
, 5F083JA56
, 5F083JA60
, 5F083PR40
出願人引用 (1件)
審査官引用 (8件)
全件表示
前のページに戻る
