特許
J-GLOBAL ID:200903020286558050
テスト用基板
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
大西 孝治 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-159315
公開番号(公開出願番号):特開2000-346876
出願日: 1999年06月07日
公開日(公表日): 2000年12月15日
要約:
【要約】【目的】 近年のLSIチップや液晶デバイス等の微細化に伴う電極の増大及び狭ピッチ化に対応することができ、しかも確実な電気的接触を確保することができるようにする。【構成】 所定の配線パターン110が形成された基板100と、この基板100の前記配線パターン110に電気的に接続して形成されたバンプ部200とを備えており、前記バンプ部200は、バンプを複数段積層して形成し、測定対象物の電極に接触するバンプが、他のバンプより小さな断面積を有するようになっている。
請求項(抜粋):
所定の配線パターンが形成された基板と、この基板の前記配線パターンに電気的に接続して形成されたバンプ部とを具備しており、前記バンプ部は、バンプを複数段積層して形成したことを特徴とするテスト用基板。
IPC (2件):
FI (2件):
G01R 1/073 F
, H01L 21/66 B
Fターム (11件):
2G011AA16
, 2G011AA21
, 2G011AB06
, 2G011AC14
, 2G011AE03
, 2G011AE22
, 4M106AA02
, 4M106BA01
, 4M106BA14
, 4M106DD03
, 4M106DD10
引用特許:
前のページに戻る