不揮発性半導体メモリ

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-025317
公開番号（公開出願番号）：特開平9-219095
出願日： 1996年02月13日
公開日（公表日）： 1997年08月19日
要約：

【要約】【課題】チャージシェアによるセンスアンプの誤動作の防止対策としてオーバーラップ部を設けなくて済むEPROMを提供する。【解決手段】プリチャージ・ディスチャージ方式のEPROMにおいて、メモリセルアレイ10a、10bからデータを読み出す前にデータ線DLおよびビット線BLをプリチャージするプリチャージ回路16は、リード側のメモリセルアレイに対するプリチャージ駆動力よりもリファレンス側のメモリセルアレイに対するプリチャージ駆動力の方が大きく設定されており、プリチャージの終了とほぼ同時にディスチャージが開始するようにタイミングが設定されている。

請求項（抜粋）：

記憶データに応じて選択時にオン状態/オフ状態になるように閾値が設定されたデータ記憶用の不揮発性のリードセルトランジスタと選択時にオン状態となるように閾値が設定されたリファレンス用の不揮発性のリファレンスセルトランジスタが行列状に配列された第1のメモリセルアレイおよび第2のメモリセルアレイと、前記各メモリセルアレイにおけるそれぞれ同一行のリードセルトランジスタの制御ゲートに共通に接続された複数のワード線と、前記各メモリセルアレイにおける同一行のリファレンスセルトランジスタの制御ゲートに共通に接続されたリファレンスワード線と、前記各メモリセルアレイにおけるそれぞれ同一列の複数個のリードセルトランジスタおよび1個のリファレンスセルトランジスタの各ドレインに共通に接続された複数のビット線と、前記各メモリセルアレイにおけるそれぞれ同一列の複数個のリードセルトランジスタおよび1個のリファレンスセルトランジスタの各ソースに共通に接続された複数のソース線と、前記各メモリセルアレイにおけるそれぞれ複数列のソース線が一括接続された共通ソース線と、前記共通ソース線と接地電位ノードとの間に接続され、前記メモリセルアレイからデータを読み出す時にオン状態に制御されるディスチャージ回路と、前記各メモリセルアレイにおけるそれぞれのビット線に対応して各一端が接続され、各他端が一括接続されたカラム選択用のトランジスタと、前記各メモリセルアレイにおけるそれぞれ複数列の各カラム選択用トランジスタの一括接続端に一端が接続され、他端にデータ線が接続され、ゲートにバイアス電位が与えられるビット線電位クランプ用トランジスタと、前記2個のメモリセルアレイに共通に設けられ、前記2個のメモリセルアレイの各データ線に一対の入力ノードが接続され、データ読み出し時に前記2個のメモリセルアレイのデータ線間に発生する電位差を検知・増幅するラッチ型のセンスアンプと、電源電位が与えられる電源ノードと前記一対のデータ線との間に接続され、前記メモリセルアレイからデータを読み出す前に前記データ線およびビット線をプリチャージするように制御されるプリチャージ回路と、とを具備し、前記プリチャージ回路は、リード側のメモリセルアレイに対するプリチャージ駆動力よりもリファレンス側のメモリセルアレイに対するプリチャージ駆動力の方が大きく設定されており、前記プリチャージ回路によるプリチャージの終了とほぼ同時に前記ディスチャージ回路によるディスチャージが開始するようにタイミングが設定されていることを特徴とする不揮発性半導体メモリ。

引用特許：

出願人引用 (6件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平3-186438 出願人：株式会社東芝
特開平3-192596
不揮発性メモリ回路
公報種別：公開公報出願番号：特願平3-219932 出願人：株式会社東芝

全件表示

審査官引用 (4件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平3-186438 出願人：株式会社東芝
特開平3-192596
不揮発性メモリ回路
公報種別：公開公報出願番号：特願平3-219932 出願人：株式会社東芝

全件表示

前のページに戻る