特許
J-GLOBAL ID:200903020321431387

固体撮像素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 野田 茂
公報種別:公開公報
出願番号(国際出願番号):特願2005-105816
公開番号(公開出願番号):特開2005-217439
出願日: 2005年04月01日
公開日(公表日): 2005年08月11日
要約:
【課題】 いわゆる裏面照射型の増幅型固体撮像素子(CMOSイメージセンサ)において、電界効果トランジスタ用の半導体金属化合物を有効利用し、光電変換素子におけるノイズ特性の改善、画質の向上を図る。【解決手段】 裏面照射型CMOSイメージセンサの製造工程において、MOSトランジスタのゲート電極や活性領域に用いるシリサイド膜をフォトダイオード領域(受光領域の反対領域)にも残す。このようにすれば、シリサイド膜を除去する工程を省略でき、工程を簡素化できる。また、その除去工程に起因する欠陥(撮影画像上、白い点が現れる)を無くすことができる。また、裏面から入射した光がフォトダイオードを透過して配線で反射され、別のフォトダイオードで光電変換されてしまうことを防止できる。【選択図】図1
請求項(抜粋):
半導体基板に、それぞれ光電変換素子と電界効果トランジスタを含む複数の画素を2次元アレイ状に配列した撮像画素部と、前記撮像画素部を駆動する駆動回路および前記撮像画部から出力される画素信号を信号処理する信号処理回路を含む周辺回路部とを設け、前記撮像画素部の電界効果トランジスタを駆動する配線層が前記半導体基板の第1面側に形成され、前記光電変換素子の受光面が前記半導体基板の第2面側に形成された固体撮像素子の製造方法であって、 前記半導体基板の第1面に配置される前記電界効果トランジスタ用の活性領域またはゲート層を用いて位置合わせマークを形成し、前記位置合わせマークを用いて後工程における第2面側の各素子の位置合わせを行うようにした、 ことを特徴とする固体撮像素子の製造方法。
IPC (2件):
H01L27/146 ,  H01L27/14
FI (2件):
H01L27/14 A ,  H01L27/14 D
Fターム (16件):
4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA03 ,  4M118CA32 ,  4M118FA06 ,  4M118FA08 ,  4M118FA33 ,  4M118GA02 ,  4M118GB03 ,  4M118GB06 ,  4M118GB11 ,  4M118GB15 ,  4M118GC07 ,  4M118GD04 ,  4M118GD07
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る